

تعداد سوال: سه ۳۰ تکمیلی -- شریعی ۳
 زمان امتحان: سهی و تکمیلی ۱۰۰ لفظ شریعی ۵۰ لفظ
 تعداد کل صفحات: ۸

نام پرس: مبانی الکترونیک دیجیتال
 رشته: تعمیلی - گرایش: مهندسی فناوری اطلاعات
 کد پرس: ۱۵۱۱۰۰۵

استفاده از ماشین حساب مجاز است.

۱- کدام گزینه غلط است؟

- الف) V_{oL} : می نیم ولتاژ خروجی در حالتی است که خروجی در منطق صفر قرار دارد.
 ب) V_{IH} : می نیم ولتاژ ورودی است که گیت آنرا به صورت منطق یک در نظر می گیرد.
 ج) V_{IL} : ماکزیمم ولتاژ ورودی است که گیت آنرا به صورت منطق صفر در نظر می گیرد.
 د) V_{OH} : ماکزیمم ولتاژ خروجی در حالتی است که خروجی در منطق صفر قرار دارد.

۲- ظرفیت خروجی گیتی با مشخصات زیر کدام است؟


$$I_{in}(\text{Low}) = 2.43\text{mA}, I_{in}(\text{High}) = 98.9\mu\text{A}, I_{out}(\text{High}) = 71.4\text{mA}, I_{out}(\text{Low}) = 54.3\text{mA}$$

الف) ۷۲۱ ب) ۲۲۰ ج) ۲۲۱ د) ۱۲

۳- برای گیت AND با سطح منتقل شده شکل زیر ولتاژهای خروجی می نیم و ماکزیمم به ترتیب چیست؟

$$R_L = 2\text{k}\Omega, R_H = 1\text{k}\Omega, V_{D(ON)} = 0.7\text{v}, V_{CC} = 4\text{v}, V_{EE} = 4\text{v}$$

الف) ۰، ۸۷ و ۸۷ ب) ۰، ۸۷ و ۰ ج) ۴ و ۰ د) ۰ و ۸۷



۴- رابطه جریان I_{DS} (درین به سورس) در ناحیه خطی در ترانزیستورهای PMOS افزایشی و NMOS کاهشی به ترتیب کدام گزینه است؟

الف) $I_{DS} = K[(V_{GS} - V_t)V_{SD} - V_{SD}^2/2]$ و $I_{DS} = K[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2]$

ب) $I_{DS} = K[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2]$ و $I_{DS} = K[(V_{GS} - V_t)V_{SD} - V_{SD}^2/2]$

ج) برای هر دو ترانزیستور مشابه عبارتست از:

$$I_{DS} = K[(V_{GS} - V_t)V_{DS} - V_{DS}^2/2]$$

د) هیچکدام

۵- اثر کلی افزایش دما در تغییر $|V_t|$ و k در MOSFET به ترتیب چگونه است؟

الف) افزایش و افزایش و افزایش ب) کاهش و کاهش و کاهش

ج) کاهش و افزایش و کاهش د) افزایش و کاهش و افزایش

تعداد سوال: سه ۳۰ تکمیلی -- تشرییع ۳

نام پرس: مبانی الکترونیک دیجیتال

رشته: تدبیری-گردشگری، مهندسی فناوری اطلاعات


زمان امتحان: سهی و تکمیلی ۱۰۰ نقطه تشرییع ۵۰ نقطه

تعداد کل صفحات: ۸

کد پرس: ۱۵۱۱۰۰۵

- ۶- در مدار معکوس کننده NMOS با بار مقاومتی شکل زیر ولتاژ ورودی برابر با ۵v است ، مقدار R_L بر حسب کیلواهم کدام گزینه باشد تا ولتاژ خروجی V_{out} برابر ۰.۵ ولت شود .

$$V_{Th} = 1\text{v} , k'_{n} = 20 \mu\text{A}/\text{v}^2 , V_{DD} = 5\text{v} , W/L = 10\mu\text{m}/10\mu\text{m}$$



(الف) ۱۲۰


(ب) ۱۴۰

(ج) ۱۴


- ۷- پاسخ مناسب در مورد گیت OR کدام گزینه است ؟

V_{DD}

(ب)



(الف)



د) هیچ کدام

ج) هردو

- ۸- مقادیر NM_L و NM_H (مقادیر حاشیه نویز) برای مشخصات زیر به ترتیب کدام است ؟

$$V_{OH} = 5\text{v} , V_{OL} = 0.29 , V_{IH} = 2.73 , V_{IL} = 1.67\text{v}$$

(الف) ۴.۷۱ و ۱۰.۶ (ب) ۱۰.۶ و ۴.۷۱ (ج) ۱.۳۸ و ۲.۲۷ (د) ۱.۳۸ و ۲.۲۷

- ۹- کدام گزینه در مورد NMOS غلط است ؟

(الف) امکان مجتمع سازی در سطح بالابی میسر است.

(ب) مهمترین کاربرد NMOS در ریزپردازنده ها و حافظه با دستیابی تصادفی است.

ج) ساخت مدارهای منطقی NMOS مشکل است

د) توانایی NMOS در تحریک بار کم است.

تعداد سوال: سه ۳۰ تکمیلی -- تشرییع ۳

نام پرسش‌مانی الکترونیک دیجیتال


رشته تخصصی-گرایش: مهندسی فناوری اطلاعات

زمان امتحان: سهی و تکمیلی ۱۰۰ نقطه تشرییع ۵۰ نقطه


تعداد کل صفحات: ۸

کد پرسش: ۱۵۱۱۰۵

۱۰- با فرض اینکه ولتاژ V_C پایین باشد کدام گزینه باعث امپدانس بالا شدن خروجی مدار CMOS زیر می‌گردد؟

ب) ولتاژ V_A پایین و ولتاژ V_B بالاالف) ولتاژ V_A و V_B هر دو بالاد) ولتاژ V_A بالا و ولتاژ V_B پایینج) ولتاژ V_A و V_B هر دو پایین

۱۱- کدام گزینه در مورد مدار زیر درست است؟



الف) وقتی CLOCK بالا باشد ورودی به خروجی منتقل می‌شود.

ب) وقتی CLOCK پایین باشد ورودی به خروجی منتقل می‌شود.

ج) وقتی CLOCK بالا باشد معکوس ورودی به خروجی منتقل می‌شود.

د) وقتی CLOCK پایین باشد معکوس ورودی به خروجی منتقل می‌شود

۱۲- کدام گزینه در مورد معکوس کننده اشمیت تریگر CMOS صحیح نیست:

الف) مساحت کanal ترانزیستورها تقریباً دو برابر مساحت کanal یک معکوس کننده عادی است.

ب) خارن ورودی معکوس کننده اشمیت تریگر تقریباً چهار برابر خازن ورودی یک معکوس کننده عادی است.

ج) برای افزایش قدرت تحریک کنندگی اشمیت تریگر از دو مرحله بافر استفاده می‌شود.

د) ورودی معکوس کننده اشمیت تریگر به دو ترانزیستور اتصال دارد.

تعداد سوال: سه ۳۰ تکمیلی -- شریعی ۳

زمان امتحان: سهی و تکمیلی ۱۰۰ لفظ شریعی ۵ لفظ

تعداد کل صفحات: ۸

نام پرس: مبانی الکترونیک دیجیتال

رشته: تدبیری-گردشگری، مهندسی فناوری اطلاعات


کد پرس: ۱۵۱۱۰۰۵

۱۳- کدام گزینه به ترتیب معرف معيار مقایسه خانواده های مدارهای منطقی و عملکرد بهتر آن می باشد؟

الف) تاخیر انتشار t_p و بیشتر بودنب) تلف توان P_D و کمتر بودنج) تلف توان P_D و بیشتر بودند) $D_p = t_p \cdot P_D$ و کمتر بودن

۱۴- تابع خروجی پیاده شده توسط مدار زیر کدام است؟

الف) هیچکدام (A' + B') A'B + AB (ج) A'B' + AB (ب)



۱۵- کدام گزینه در مورد گیت انتقالی و ترانزیستور عبور صحیح است؟

الف) ترانزیستور عبور برخلاف گیت انتقالی افت ولتاژ ایجاد نمی کند و سرعت تبدیل از صفر به یک بالایی دارد.

ب) گیت انتقالی بر خلاف ترانزیستور عبور افت ولتاژ ایجاد نمی کند و سرعت تبدیل از صفر به یک بالایی دارد.

ج) گیت انتقالی و ترانزیستور عبور افت ولتاژ ایجاد نمی کند و سرعت تبدیل از صفر به یک بالایی دارد.

د) هیچکدام

۱۶- کدام گزینه در مورد مدارهای پویا غلط است؟

الف) ورودی های مدار فقط در فاز پیش شارژ می توانند تغییر کند و در فاز ارزیابی باید ثابت بمانند.

ب) مقاومت این مدارها نسبت به نویز کمتر است.

ج) به علت جریان نشتش ترانزیستورها خروجی بالا فقط برای مدت محدودی پایدار می ماند.

د) اشکال زدایی مدارهای پویا بسیار آسان است.

تعداد سوال: سه ۳۰ تکمیلی -- تشرییع ۳

نام پرسش‌بازانی الکترونیک دیجیتال

رشته تخصصی-گرایش: مهندسی فناوری اطلاعات

زمان امتحان: سهی و تکمیلی ۱۰۰ نقطه تشرییع ۵۰ نقطه

تعداد کل صفحات: ۸

کد پرسش: ۱۵۱۱۰۰۵

۱۷- کدام گزینه در مورد مدارهای CMOS تفاضلی صحیح نیست؟

الف) به دلیل استفاده از دو خط سیم برای هر یک از سیگنال‌ها، مساحت خطوط ارتباطی کاهش می‌یابد.

ب) شبکه بار اغلب شامل دو ترانزیستور نوع P می‌باشد که باعث می‌شود تعداد و مساحت ترانزیستورهای سری شده کمتر از مدارات معمولی CMOS باشد.

ج) با تعویض سیم‌های خروجی بدون هیچ تأخیر اضافه‌ای منطق وارون به راحتی بدست می‌آید.

د) نسبت به نویز حساسیت کمتری دارد.

۱۸- کدام گزینه غلط است؟

الف) لچ‌ها و فلیپ‌فلاب‌ها به عنوان سلول‌های حافظه استفاده می‌شوند.

ب) لچ‌ها حساس به سطح اندوفلیپ‌فلاب‌ها حساس به لبه.

ج) لچ‌ها فقط به صورت پویا و فلیپ‌فلاب‌ها فقط به صورت ایستا می‌توانند پیاده‌سازی شوند.

د) چگالی در حالت پویا بالاتر از حالت ایستا است.

۱۹- در مورد ترانزیستور دو قطبی کدام گزینه صحیح نیست؟

الف) عرض بیس را معمولاً کوچکتر می‌سازند تا جریان رسیده از امیتر به راحتی به کلکتور برسد.

ب) غلظت امیتر را معمولاً بالا می‌گیرند تا جریان دهی در جهت مستقیم بیشتر باشد.

ج) عرض کلکتور را معمولاً کوچکتر می‌سازند تا بارهای رسیده از امیتر را به راحتی جمع کند.

د) هر سه گزینه بالا غلط است.

۲۰- مدار کلکتور باز زیر کدام گزینه را پیاده‌سازی می‌کند:


(AB + (CD))'

((AB)' + CD)

(AB' + CD)

(AB + CD)

الف)



تعداد سوال: سه ۳۰ تکمیلی -- شریعی ۳

زمان امتحان: سهی و تکمیلی ۱۰۰ لفظ شریعی ۵۰ لفظ

تعداد کل صفحات: ۸

نام پرسش‌بازی الکترونیک دیجیتال

رشته تخصصی: گرایش: مهندسی فناوری اطلاعات

کد پرسش: ۱۵۱۱۰۰۵

۲۱- کدام گزینه غلط است؟

الف) گیت TTL از سه قسمت شامل طبقه ورودی ، جداساز فاز و طبقه خروجی تشکیل شده است.

ب) طبقه ورودی تابع OR را تحقق می بخشد .

ج) جداساز فاز ، یک زوج سیگنال مکمل برای تحریک طبقه خروجی تولید می کند.

د) طبقه خروجی شامل یک آرایش توتم پل می باشد.

۲۲- کدام گزینه صحیح نیست؟

الف) در گیت TTL استاندارد وقتی یکی از ورودی ها در حالت پایین قرار دارد ، ترانزیستور چند امیتری در حالت فعال کار می کند.

ب) طبقه خروجی توتم پل از یک ترانزیستور گلکتور مشترک تشکیل شده است.

ج) برای افزایش سرعت TTL ترانزیستورها را در حالت اشباع قرار می دهند.

د) دیودهای شاتکی به صورت پیوندهای فلز به نیم رسانا ساخته شده اند که افت ولتاژ مستقیم کمی دارند.

۲۳- کدام گزینه غلط است؟

الف) منطق تزویج امیتری (ECL) سریعترین خانواده مدار منطقی بعد از GaAs است.

ب) طراحی گیت ECL چنان بهینه می شود که حاشیه های نویز بالا و پایین در آن برابر است و با تغییر دما نیز برابر بمانند.

ج) گیت ECL دو خروجی مکمل بدست می دهد که تابع های AND , NAND را تحقق می بخشد.

د) می توان با اتصال خروجی گیت های ECL تابع OR مرکب بدست آورد.

۲۴- کدام گزینه صحیح است؟

الف) حاصلضرب تاخیر- توان در گالیوم آرسناید NMESFET نسبت به CMOS بیشتر است.

ب) بین خانواده های منطقی تراشه های دیجیتال از نوع GaAs کمترین اتلاف توان را دارند.

ج) بین خانواده های منطقی آی سی های دیجیتال از نوع CMOS کمترین تاخیر انتشاری را دارند.

د) CMOS سریعتر از NMOS است و توان کمتری نسبت به آن مصرف می کند.

تعداد سوال: سه ۳۰ تکمیلی -- تشرییع ۳

نام پرسش مبانی الکترونیک دیجیتال

رشته تخصصی: گرایش: مهندسی فناوری اطلاعات

زمان امتحان: سهی و تکمیلی ۱۰۰ نقطه تشرییع ۵۰ نقطه


تعداد کل صفحات: ۸

کد پرسش: ۱۵۱۱۰۵

۲۵- کدام گزینه عملکرد مدار زیر را نشان می دهد؟

الف) مبدل CMOS به STTL ب) مبدل DTL به MOS

ج) مبدل ECL به TTL د) مبدل TTL به ECL



۲۶- کدام گزینه صحیح است؟

الف) CMOS ها امکان مجتمع سازی بالاتری نسبت به دوقطبی دارند.

ب) سرعت کارکرد دوقطبی نسبت به CMOS کمتر است.

ج) قدرت تحریک در CMOS نسبت به دوقطبی بیشتر است.

د) هیچکدام.

۲۷- در مورد تکنولوژی Bicoms کدام گزینه صحیح است؟

الف) مصرف زمان کمتر نسبت به دوقطبی ها.

ب) هزینه بالای ساخت.

ج) زمان ساخت طولانی در کارخانه.

۲۸- کدام گزینه در مورد تکنولوژی گالیم آرسناید غلط است؟

الف) در برابر تشعشع دارای مقاومت بالاست.

ب) کاهش توان مصرفی.

ج) دارای خواص نوری و الکتریکی است.

د) قابلیت تحریک پذیری بالای الکtron در سیلیکون نسبت به گالیوم آرسناید.

۲۹- کدام گزینه در مورد گیت DCFL صحیح است؟

ب) مصرف توان خروجی بالا و پایین کم است.

ج) دارای پاسخ های گذرای متقارن است.

٣٠ تکمیلی — نسخہ سعید: تعداد ۳

نام درس: مبانی الکترونیک دیجیتال

زمان امتحان؛ تستی و تکمیلی ۱۰۰ لفیقہ تشریحی ۵۰ لفیقہ

رشه تحصیلی - گرایش: مهندسی فناوری اطلاعات

٨ صفحات: کل تعداد

کے لئے: ۱۵۱۱۰۰۵

۳۰- توان مصرفی ایستا در معکوس کننده CMOS با مشخصات زیر کدام گزینه است؟

$$V_{Tn=1}v$$

$$V_{Tp} = -1V$$

$W_p/L_p = 25\mu m/10\mu m$

$W_n/L_n = 10\mu m/10\mu m$

$$K'n=2.5 K'p=20 \mu A/V^2$$

د) هیچکدام

٢٥٠ μW (ج)

الف) . ب) Wμm ٢٢٥

"سوالات تشریحی"

۱-تابع $F = (AB + (C+D)')' + E$ را با استفاده از ترانزیستورهای NMOS پیاده سازی کنید.


۲- اگر در گیت NAND در ورودی نوع DTL هر دو ورودی در سطح بالا باشد جریان بیس ترانزیستور Q را بدست آورده و B را در این حالت حساب کنید.

V_{CC}=4V

$$-\nabla B_B = -2V$$

VCE-sat=0.2V

$$V_{BE(EN)}=0.7$$



۳- در مدار پایه معکوس کننده BiCMOS شکل زیر مقاومت های غیر فعال را با مقاومت های فعال (NMOS) جایگزین نموده سپس برای ایجاد نوسان کامل بین صفر و VDD از یک معکوس کننده CMOS موازی در خروجی استفاده نموده و شکل مدار تکمیل شده را رسم نمایید.

