

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۰ تشریحی: ۶ دقیقه
آزمون نمره منفی دارد ○ ندارد


نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵


Kend سوی سوال: یک (۱) استفاده از ماشین حساب ساده مجاز است. منع: --

پیامبر اعظم (ص). روزه سیر آتش جهنم است.

۱. با توجه به سیگنالهای ورودی X و Y در شکل زیر کدام گزینه در مورد سیگنالهای خروجی M و N صحیح است؟



۲. معکوس کننده پایه شکل زیر یک کلید کنترل شده با ولتاژ است. کدام گزینه در این خصوص غلط است؟



الف . در ساخت عملی معکوس کننده به جای کلید از ترانزیستور (BJT) یا MOS استفاده می شود .

ب . در ساخت عملی معکوس کننده به جای بار (R_L) از یک ترانزیستور دیگر استفاده می شود .

ج . معکوس کننده های واقعی آستانه قطع و وصل تعريف شده مشخصی ندارند .

د . مدارهای عملی معکوس کننده دقیقاً مطابق معکوس کننده پایه می باشد .

۳. کدام گزینه غلط است؟

الف . اگر سطح ولتاژ بالا برای منطق یک و سطح ولتاژ پایین برای منطق صفر استفاده شود در منطق مثبت کار می شود .

ب . بسته به پیچیدگی مدار روی تراشه، تراشه ها به چهار نوع تقسیم می شوند .

ج . مدار مجتمع با مقیاس بزرگ شامل یک تا صد گیت می باشد .

د . مدار مجتمع با مقیاس کوچک شامل یک تا ده گیت می باشد .

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۶ تشریحی: ۰۶ دقیقه
آزمون نمره منفی دارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده مجاز است. منع: -- ۷ سوی سوال: یک (۱)


۴. کدام گزینه غلط است؟

الف. جریان خروجی مدار در دو حالت HIGH و LOW متفاوت است.

ب. یک گیت می تواند تعداد نا محدودی از همان نوع را تحریک کند.

ج. ظرفیت بار در خروجی معکوس کننده باعث غیر ایدهآل شدن شکل موج خروجی می گردد.

د. ظرفیت ورودی یک گیت NOR با پنج ورودی برابر ۵ می باشد.



الف. مبدل ECL بر STTL

ب. مبدل TTL بر ECL

ج. معکوس کننده شاتکی

ج. تفاضلی STTL

۵. کدام گزینه غلط است؟

الف. ماده نوع P نیمه رسانای پذیرنده الکترون است.

ب. در ماده نوع P حفره ها بعنوان حاملهای اکثربیت هستند.

ج. ماده نوع N از تزریق یک ماده دهنده الکترون بوجود می آید.

د. در یک دیود اگر یک ولتاژ مثبت V_D به P اعمال شود (مثبت نسبت به N) عرض ناحیه تخلیه افزایش می یابد.

۶. کدام گزینه جمله زیر را بطور صحیح کامل می کند.

استفاده از دیود به عنوان ولتاژ، به منظور حالت گذرا می باشد که از تغییر وضعیت سوئیچ ها بوجود می آید.

ب. تقویت کننده - افزایش جریان

الف. تقویت کننده - افزایش ولتاژ

د. محدود کننده - کاهش جریان

ج. محدود کننده - کاهش ولتاژ


تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۰ تشریحی: ۶ دقیقه
آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده مجاز است. منع: -- گذرنامه سوال: یک (۱)

۸. برای گیت AND دو ورودی دیودی شکل زیر اگر ولت از V_{INB} بیشتر باشد کدام گزینه صحیح است؟
(اگر V_{DC} از هر دوی آنها بزرگتر باشد.)



- الف. DA قطع و DB وصل خواهد بود
- ب. DA وصل و DB قطع خواهد بود
- ج. DB و DA وصل خواهد بود
- د. DA و DB هردو قطع خواهد بود


۹. کدام گزینه غلط است؟

- الف. محورهای نمودار مشخصه انتقالی ولتاژ یخچینه AND عبارت است از ولتاژ خروجی بر اساس ولتاژ ورودی ها
- ب. I_S در رابطه شاکلی (جریان دیود) جریان اشباع هستند می باشد.
- ج. در حالت اشباع معکوس جریان دیود نمی تواند از $I_{S\text{نشست}}^{\text{نشست}} \text{ شود.}$
- د. ولتاژ دو سر دیود سیلیکان در حالت قطع ۰.۷ می باشد.

۱۰. کدام گزینه صحیح است؟

- الف. NMOS افزایش روی زیر لایه N ساخته می شود.
- ب. بیشتر مدارهای مجتمع با مقیاس بسیار بزرگ VLSI مانند ریزپردازنده ها با فناوری MOS ساخته می شود.
- ج. Mosfet در مقایسه با Bjt ها بزرگتر ساخته می شود.
- د. در Mosfet نمی توان جای سورس و درین را با هم عوض کرد.

۱۱. در معکوس کننده NMOS با بار مقاومتی $R_L = 50\text{K}\Omega$ و $V_{DD} = 10\text{V}$ مقدار V_{OH} چقدر است؟



۵. ۵ V

۰.۳ V

۰

الف. ۰ V

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۶ تشریحی: ۰۶ دقیقه
آزمون نمره منفی دارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

Kend سوی سوال: یک (۱) استفاده از ماشین حساب ساده مجاز است. منبع: --

۱۲. کدام گزینه در مورد منطق NMOS با بار مقاومتی غلط است؟

- الف. سطح سیلیسیم لازم برای دریچه NAND بیش از سطح مزبور برای دریچه NOR با همان مقدار ورودی است.
- ب. شبکه NMOS مطابق با تابعی ساخته می شود که بصورت مکمل است و در صورت نیاز به تابع مورد نظر لازم است از یک گیت NOT عبور کند.

ج. مقاومت مبتداخت کمی در مدارهای مجتمع اشغال می کند.

د. ساخت مقاومت لایه مدارهای مجتمع مشکل است.

۱۳. کدام گزینه غلط است؟
الف. افزایش ولتاژ درین (حدود ۵۰ تا ۱۰۰ ولت) باعث می شود پیوند PN بین ناحیه درین و زیر لایه دچار شکست بهمنی شود

ب. امپانس ورودی MOSFET خیلی کم است.

ج. افزایش ولتاژ گیت به سورس از حدود ۵۰ ولت باعث می شود پدیده شکست اکسید گیت، رخ دهد و سبب خرابی دائم ترانزیستور شود.

د. در صورت بروز پدیده شکست بهمنی جریان درین به سرعت افزایش می بارد.

۱۴. در کدام ناحیه NMOS افزایشی بصورت تقویت کننده عمل کرده و شرط آن چیست؟

الف. اشباع - $V_{DS} \leq V_{GS} - V_t$

ب. خطی - $V_{DS} \geq V_{GS} - V_t$

ج. اشباع - $V_{DS} \geq V_{GS} - V_t$

د. خطی - $V_{DS} \leq V_{GS} - V_t$

۱۵. در مورد ترانزیستور دو قطبی کدام گزینه غلط است؟


الف. عرض بیس را معمولاً کوچکتر می سازند تا جریان رسیده از امیتر به راحتی به کلکتور برسد.

ب. غلظت امیتر را معمولاً بالا میگیرند تا جریان دهی در جهت مستقیم بیشتر باشد.

ج. عرض کلکتور را معمولاً کوچکتر می سازند تا اینکه بارهای رسیده از امیتر را به راحتی جمع کند.

د. هیچکدام.

۱۶. مدار RTL در شکل زیر کدام گزینه را پیاده سازی می کند؟



الف. $V_0 = A + B$

ب. $V_0 = \overline{A} \cdot \overline{B}$

ج. $V_0 = \overline{A} + \overline{B}$

الف. $V_0 = AB$

ب. $V_0 = \overline{A} \cdot B$

ج. $V_0 = A + \overline{B}$

استان:


تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۶ تشریحی: ۰۶ دقیقه
آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

Kend سوی سوال: یک (۱) استفاده از ماشین حساب ساده مجاز است. منبع: --

۱۷. اگر برای گیت NAND که با منطق RTL پیاده سازی شده است $V_{BE(FA)} = 0.17V$ و $V_{CE(SAT)} = 0.17V$ باشد. حداقل تعداد ورودی های مجاز گیت کدام گزینه است؟



الف. ۴۰
ب. ۲۰
ج. ۱۰

۱۸. در مورد گیت TTL کدام گزینه غلط است؟

الف. گیت TTL از سه قسمت شامل طبقه ورودی، جدا ساز فار و طبقه خروجی تشکل شده است.

ب. طبقه ورودی تابع OR را تحقق می بخشد.

ج. جدا ساز فاز، یک زوج سیگنال مکل برای تحریک طبقه خروجی تولید می کنند.

د. طبقه خروجی شامل یک آرایش توتم پل می باشد.

۱۹. کدام گزینه در مورد تکنولوژی TTL غلط است.

الف. در تکنولوژی TTL بجای دیود های مورد استفاده در DTL از ترانزیستور استفاده شد.

ب. ظرفیت خروجی در تکنولوژی DTL بیشتر از تکنولوژی TTL است.

ج. سرعت سوئیچینگ در تکنولوژی DTL کمتر از تکنولوژی TTL است.

د. مساحت تراشه در تکنولوژی DTL بیشتر از تکنولوژی TTL است.

۲۰. کدام گزینه صحیح است؟

الف. خروجی های چند گیت TTL را میتوان به هم وصل کرد و عملکرد AND سیمی را ایجاد کرد.

ب. زمان صعود شکل خروجی در گیت TTL کلکتور باز بسیار کوتاه است.

ج. مقاومت های موجود در مدار و خازن های مختلف ترانزیستور ها باعث تاخیر گیت و کاهش سرعت تکنولوژی TTL می شود

د. پیشرفت های مداری TTL در جهت افزایش سرعت و کاهش توان بوده است.

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۶ تشریحی: ۰۶ دقیقه
آزمون نمره منفی دارد

نام درس: مبانی الکترونیک دیجیتال


رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده مجاز است. منع: -- ۷ سوی سوال: یک (۱)

۲۱. کدام گزینه غلط است؟

- الف. در TTL شاتکی با قرار دادن دیودی با افت ولتاژ بین بیس و کلکتور از به اشباع رفتن ترانزیستور جلوگیری شود.
- ب. ترانزیستور های طراحی شده طی فرایند ساخت شاتکی نسبت به ترانزیستور های طراحی شده با فرایند TTL استاندارد سطح کوچکتری دارند.
- ج. ترانزیستور شاتکی اشباع نمی شود.
- د. ترانزیستور دیود شاتکی زمان قطع زیادی دارد.

۲۲. کدام گزینه بیانگر مدار شکل زیر است؟



۲۳. کدام گزینه غلط است؟

- الف. بعد از GaAs منطق خروجی امیتری (ECL) سریعترین خانواده مدار منطقی است.
- ب. با اتصال خرجی گیت های ECL AND تابع ECL مرکب بدست می آید.
- ج. طراحی گیت ECL چنان بهینه می شود که حاشیه های نویز بالا و پایین در آن برابر باشند.
- د. ECL دو خروجی مکمل بدست می دهد که تابع های OR و NOR را تحقق می بخشد.

۲۴. کدام گزینه غلط است؟ (در مقایسه STTL, MECL, CMOS)

- الف. زیر خانوادهای MECL بالاترین سرعت و مصرف توان را در میان خانواده های دیگر دارند.
 - ب. CMOS کمترین مساحت را در سطح تراشه در مقایسه با سایر خانواده ای منطقی اشغال می کند.
 - ج. در مدارهای قابل حمل الکترونیکی مانند ماشین حسابهای دستی، ساعت و تلفن همراه از CMOS استفاده می شود.
 - د. TTL استاندارد به دلیل سرعت بالاتر و مصرف توان کمتر تقریباً LSTTL را از دور خارج کرده است.
۲۵. مدار واسط برای اتصال خروجی به ورودی یک مقاومت بالابر می باشد.

ب. STTL به CMOS

الف. CMOS به STTL

د. STTL به ECL

ج. ECL به STTL

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۰۰ تشریحی: ۶ دقیقه
آزمون نمره منفی دارد


نام درس: مبانی الکترونیک دیجیتال
رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده مجاز است. منع: --


گذرنامه سوال: یک (۱)

«سوالات تشریحی»

۱. برای کیت OR با سطح منتقل شده در شکل زیر با ارائه توضیح، مشخصه انتقالی ولتاژ (ولتاژ خروجی بر حسب ولتاژ ورودی) را رسم نمائید. (۱/۵ نمره)



۲. در مدار زیر ولتاژ درین ۰/۰ ولت است. مقاومت بین درین و سورس در نقطه کار ~~چهار~~ است؟ فرض کنید $V_t = 1V$ و $K_n = 0.5mA/V^2$ (ابتدا مشخص کنید آیا در ناحیه خطی کار می کند؟) (۱/۵ نمره)



تعداد سوالات: تستی: ۲۵ تشریحی: ۴
زمان آزمون: تستی: ۶۰ تشریحی: ۶۰ دقیقه
آزمون نمره منفی دارد

نام درس: مبانی الکترونیک دیجیتال


رشته تحصیلی / گذرنامه: مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

گذرنامه: مجاز است. منبع: -- استفاده از ماشین حساب ساده

گذرنامه: یک (۱)

۳. اگر در NAND دو ورودی نوع DTL شکل زیر هر دو ورودی در سطح بالا باشند، جریان بیس ترانیستور Q را محاسبه کنید.

(۱/۵ نمره)



$$Y = \overline{AB + CD}$$

۴. مدار تابع Y را بصورت نوع TTL کلکتور باز رسم نمایند (۱/۵ نمره)