

کد کنترل

531


F

آزمون (نیمه‌تمرساز) ورود به دوره‌های دکتری – سال ۱۴۰۲

دفترچه شماره (۱)

صبح پنج شنبه

۱۴۰۱/۱۲/۱۱



جمهوری اسلامی ایران
وزارت علوم، تحقیقات و فناوری
سازمان سنجش آموزش کشور

«اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود.»
امام خمینی (ره)

مهندسی کامپیوتر – معماری (کد ۲۳۵۵)

زمان پاسخ‌گویی: ۱۳۵ دقیقه

تعداد سوال: ۴۵

عنوان مواد امتحانی، تعداد و شماره سوالات

ردیف	مواد امتحانی	تعداد سوال	از شماره	تا شماره
۱	مجموعه دروس تخصصی: – مدار منطقی و معماری کامپیوتر – معماری کامپیوتر پیشرفته – VLSI پیشرفته	۴۵	۱	۴۵

این آزمون نمره منفی دارد.

استفاده از ماشین حساب مجاز نیست.

حق جانبی تکثیر و انتشار سوالات هر روش (الکترونیکی و...) پس از برگزاری آزمون، برای تمامی اشخاص حقیقی و حقوقی تها با مجوز این سازمان مجاز می‌باشد و با متخلفین برای مقررات رفتار می‌شود.

* داوطلب گرامی، عدم درج مشخصات و امضا در مندرجات جدول زیر، بهمنزله عدم حضور شما در جلسه آزمون است.


اینجانب با شماره داوطلبی با آگاهی کامل، یکسان بودن شماره صندلی خود با شماره داوطلبی مندرج در بالای کارت ورود به جلسه، بالای پاسخ نامه و دفترچه سوالات، نوع و کد کنترل درج شده بر روی جلد دفترچه سوالات و پایین پاسخ نامه ام را تأیید می نمایم.

امضا:

مجموعه دروس تخصصی (مدار منطقی و معماری کامپیوتر - معماری کامپیوتر پیشرفته - VLSI پیشرفته):

- با فرض اینکه مقدار ABC درست قبل از کلاک اول برابر با ۰۰۰ باشد، در چندین کلاک حاصل جمع کننده در ثبات R3 قرار می گیرد و این مقدار کدام است؟ (توجه شود که ثبات ها ۳ بیتی هستند و LD پایه لود ثبات است).

- ۱) مقدار ۷ در کلاک ۶ ام
- ۲) مقدار ۶ در کلاک ۴ ام
- ۳) مقدار ۷ در کلاک ۷ ام
- ۴) مقدار ۶ در کلاک ۷ ام




-۲ کد Verilog/VHDL زیر را در نظر بگیرید. با توجه به مقادیر ورودی‌ها که به صورت شکل موج داده شده است، خروجی Q کدام است؟

Verilog

```
module ParReg (D ,ld ,clr ,clk ,Q);
    input D,ld,clr,clk;  output Q;
    wire [7:0]D;          wire ld,clr,clk;
    reg [7:0]Q;
    always@(posedge clk or negedge clr)
        if (!clr) begin
            Q = 0;
        end else begin
            if (ld) begin
                Q = D;
            end
        end
    end
endmodule
```

VHDL

```
entity ParReg is
    port (D : in bit_vector; clk,ld: in bit; Q : out bit_vector);
end entity ParReg;
architecture RTL of ParReg is
begin
    L: Process (clk,clr)
begin
    if(clr = '0')then
        Q <= (others => '0')
    elsif (clk 'event and clk = '1') then
        if (ld = '1') then
            Q <= D;
        end if;
    end if ;
end process;
end architecture RTL;
```



-۳

برای توابع A و B داده شده، عبارت ساده شده تابع F = A ⊕ B کدام است؟

$$A(a, b, c, d) = abc' + c'd + a'cd' + b'cd'$$

$$B(a, b, c, d) = (a + b + c' + d')(b' + c' + d)(a' + c + d')$$


$$F = b'c' + a'cd + ad + a'c'd' \quad (1)$$

$$F = ac' + a'b'c + ac + b'c'd' \quad (2)$$

$$F = ab'c' + bc + abd + ac'd' \quad (3)$$

$$F = ab'c' + a'bc + ad + a'c'd' \quad (4)$$

اگر برای دیاگرام حالت زیر از فلیپ‌فلاب‌های D استفاده شود، ورودی‌های فلیپ‌فلاب‌های D به چه صورت خواهد بود؟



$$D_1 = \bar{y}_1 \bar{x} + \bar{y}_1 x \quad (1)$$

$$D_0 = \bar{y}_1 \bar{y}_0 \bar{x} + y_1 y_0 \bar{x} + \bar{y}_1 y_0 x \quad (2)$$


$$D_1 = \bar{y}_1 \quad (3)$$

$$D_0 = \bar{y}_1 x + \bar{y}_1 y_0 + y_1 y_0 \bar{x} \quad (4)$$

$$D_1 = \bar{y}_1 \bar{x} + \bar{y}_1 y_0 x \quad (5)$$

$$D_0 = \bar{y}_1 \bar{x} + \bar{y}_1 y_0 x \quad (6)$$

تابع خروجی مدار زیر کدام است؟ (X ورودی با ارزش یک و Y ورودی کم ارزش تر است).



$$F = AX' + BX \quad (1)$$

$$F = A'X' + B'X \quad (2)$$


$$F = A'Y + B'Y \quad (3)$$

$$F = A'Y' + B'Y \quad (4)$$

با توجه به زمان‌های داده شده، دوره تناب کلک در مدار زیر حداقل چند نانوثانیه باشد، تا مدار درست کار کنند؟

(فرض کنید که همه ورودی‌های اصلی به طور همزمان و به اندازه کافی قبل از لبه کلک اعمال می‌شوند).

$$(T_h = 1\text{ ns}, T_{clk-Q} = 3\text{ ns}, T_{setup} = 2\text{ ns}, T_{gate(2\text{-input})} = 5\text{ ns}, T_{gate(3\text{-input})} = 7\text{ ns})$$



$$17 \quad (1)$$

$$18 \quad (2)$$

$$20 \quad (3)$$

$$21 \quad (4)$$


- ۷ مسیر داده شکل زیر قادر به اجرای الگوریتم داده شده نیست. کمترین تغییرات مورد نیاز جهت تصحیح این مسیر داده کدام گزینه است؟ (توجه شود که محتوای ثبات‌های A، B، C و D فقط برای یک سیکل معتبر است).

if (A > C) **then**

$$\text{Out} = A \times B + C + D;$$

else

$$\text{Out} = (C + D) \times B \times A;$$




۱) ضرب کننده و جمع کننده باید جایگزین شوند.

۲) ورودی‌های مالتی‌پلکسor M5 می‌باشند به خروجی ثبات‌های tmp1 و tmp2 متصل شوند.

۳) مالتی‌پلکسor می‌باشد به تمامی ثبات‌های ورودی A، B، C، D و D متصل شوند.

۴) خروجی مقایسه‌کننده (Comparator) می‌باشد و یک ثبات متصل شود که خروجی آن ثبات به مالتی‌پلکسor M5 متصل شود.

- ۸ در مدار زیر چه زمانی خروجی Z برابر x می‌شود؟ (مقدار اولیه A(A_vA₁A₀) = ۵ در نظر گرفته شود).



۱) بعد از چهار سیکل کلام


۲) بعد از سه سیکل کلام

۳) بعد از دو سیکل کلام

۴) بعد از یک سیکل کلام

- ۹ می‌خواهیم برای پیاده‌سازی ماشین حالت زیر، از حداقل تعداد فلیپ‌فلاب نوع D استفاده کنیم. در صورتی که ورودی‌های فلیپ‌فلاب‌ها بدون ساده‌سازی و با استفاده از یک ROM آماده شوند، ظرفیت این حافظه حداقل باید

چند بیت باشد؟ (X و Y ورودی هستند).








۶۴ (۱)

۳۲ (۲)


۱۶ (۳)

۸ (۴)

- ۱۰- کدام نمودار حالت، مدار زیر را توصیف می‌کند؟ S_1 بیت پر ارزش و S_0 بیت کم ارزش مالتی‌پلکسر است. ترتیب متغیرهای حالت: (AB)



- ۱۱- قالب 8 بیتی اعداد ممیز شناور زیر را در نظر بگیرید. تعداد بیت‌های هر بخش در شکل مشخص شده است. در صورتی که در این نمایش از Biased-4 و Implicit One Representation استفاده شود، معادل مبنای ده بواز عدد F1 چند است؟ (عدد در مبنای شانزده است).




- 0,5 (۱)
- 1 (۲)
- 7,5 (۳)
- 8,5 (۴)

- ۱۲- یک برنامه حاوی ۳ نوع دستور A, B و C است که به ترتیب ۱۰٪، ۳۰٪ و ۶۰٪ از زمان اجرا را به خود اختصاص داده‌اند. با اعمال تغییری در معماری پردازنده اجراکننده این برنامه، دستورهای نوع C، ۶ برابر سریع‌تر می‌شوند. اما این تغییر باعث افزایش زمان اجرای دستورهای نوع A و B به ترتیب به اندازه ۳ برابر و ۲ برابر می‌شود. کارآیی معماری جدید نسبت به حالت اولیه در اجرای این برنامه چگونه است؟

- (۱) تغییری نمی‌کند.
- (۲) ۱۱٪ کاهش می‌یابد.
- (۳) ۱۱٪ افزایش می‌یابد.
- (۴) ۲۰٪ افزایش می‌یابد.

- ۱۳- حداقل تعداد پالس‌های ساعت برای انجام عمل جمع: $R1 \leftarrow R2 + R3$ در شکل زیر چند تاست؟ (فرض کنید مقدار اولیه ثبات R1، صفر است).



- 1 (۱)
- 2 (۲)
- 3 (۳)
- 4 (۴)

- ۱۴ یک کامپیوتر دارای دستورات و حافظه‌ای با کلمات 16 بیتی، 16 ثبات و 54 دستور العمل است. هر دستور العمل از یک بخش **Opcode** و دو میدان (**Field**) آدرس تشکیل شده است: یکی برای ثبات و یکی برای حافظه. می‌توان از حافظه در هر ثبات و یا بالعکس از ثبات در خانه‌ای از حافظه نوشت. امکان جابه‌جایی مستقیم داده بین خانه‌های حافظه وجود ندارد. تعداد بیت‌های موردنیاز برای میادین مختلف دستورات کدام است؟

(Opcode, MemAddr, RegAddr)

(7, 6, 4) (۱)

(6, 22, 4) (۲)

(6, 6, 4) (۳)

(5, 16, 6) (۴)

- ۱۵ یک حافظه نهان (**Cache**) دارای نگاشت شرکت پذیر مجموعه‌ای چهار راهه (**4-Way Set associative Cache**) و ظرفیت 2 MB و حافظه اصلی دارای ظرفیت 2 GB است. بلوک‌های حافظه هر کدام 16 بایتی هستند. میادین مختلف آدرس: (Tag, Set, Word offset) چند بیتی هستند؟

(12, 15, 4) (۱)

(13, 15, 4) (۲)

(11, 16, 4) (۳)

(10, 17, 4) (۴)

- ۱۶ این برنامه معادل اجرای کدام دستور است و A نشانگر چیست؟

1: $A \leftarrow A - 1$

2: $M[A] \leftarrow PC$

3: $PC \leftarrow X$


A : Interrupt vector .INT X (۱)

A : Stack pointer .Call X (۲)

A : Current PC .BRA X (۳)

A : Stack pointer .RET X (۴)

- ۱۷ شکل زیر یک جمع‌کننده 32 بیتی مبتنی بر جمع‌کننده‌های با پیش‌بینی رقم نقلی (4CLA 4 بیتی) را نشان می‌دهد:



با فرض اینکه هر گیت **OR**, **AND**, **NOT** یک Δ تأخیر دارد، محاسبه C_{32} و S_{31} چقدر طول می‌کشد؟

(فرض کنید گیت XOR از ترکیب گیت‌های قبلی درست شده است.)

$$t_{C_{32}} = 20\Delta, t_{S_{31}} = 23\Delta \quad (۱)$$

$$t_{C_{32}} = 19\Delta, t_{S_{31}} = 21\Delta \quad (۲)$$

$$t_{C_{32}} = 18\Delta, t_{S_{31}} = 20\Delta \quad (۳)$$

$$t_{C_{32}} = 17\Delta, t_{S_{31}} = 20\Delta \quad (۴)$$

-۱۸ برای اجرای کامل دستورالعمل X SUBA X خانه‌ای از حافظه و معماری مبتنی بر انباشتگر AC است. کدام خطوط کنترلی زیر باید به ترتیب از چپ به راست فعال شود؟

- a : Decode (IR)
- b : MAR \leftarrow IR(Addr)
- c : AC \leftarrow MBR
- d : MAR \leftarrow PC
- e : IR \leftarrow MBR
- f : MBR \leftarrow AC
- g : MBR \leftarrow M[MAR]
- h : AC \leftarrow AC + MBR
- i : PC \leftarrow PC+4
- j : M[MAR] \leftarrow MBR
- k : AC \leftarrow AC - MBR

- ۱) d, g, e, a, b, g, k, i (۱)
 ۲) a, d, g, e, b, g, i, k (۲)
 ۳) d, g, e, a, b, k, g, i (۳)
 ۴) e, b, c, g, e, a, h, i (۴)

-۱۹ مشخص کنید تبدیل عدد دودویی (Binary) 1100111100 به کد بوت و ضرب آن در 1010101010 مستلزم چه عملیاتی به جز جایه جایی (Shift) است؟

- ۱) چهار تفریق و دو جمع
 ۲) دو تفریق و یک جمع
 ۳) پنج تفریق و پنج جمع

-۲۰ فراخوانی یک زیربرنامه (Call subroutine) با پرش به روال وقفه چه شباهت یا تفاوتی دارد؟

۱) هر دو کاری مشابه می‌کنند ولی تفاوت در این است که وقفه، می‌تواند «پوشانیده» (Masked) شود ولی Call در هر حال اجرا می‌گردد.

۲) CALL به آدرس پیشفرض پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه با جدول وقفه به دست می‌آید پرش می‌کند.

۳) هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به یک آدرس پیشفرض پرش می‌کند.

۴) هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه یا جدول وقفه به دست می‌آید پرش می‌کند.

-۲۱ در یک فوق مکعب (Hypercube) 5 بعدی، شماره گره‌های همسایه گره 7، کدام است؟

- ۱) گره‌های 1, 9, 11, 23 و 31
 ۲) گره‌های 3, 5, 6, 15 و 23
 ۳) گره‌های 15, 23, 31, 39 و 47
 ۴) گره‌های 11, 15, 19 و 23

- ۲۲- طبق برآوردها، مشخص شده است که ۸۰% یک برنامه قابلیت موازی‌سازی دارد. اگر از چهار هسته استفاده کنیم به چه تسریعی می‌رسیم؟ اگر بینهایت پردازنده داشته باشیم، حداقل تسریع چقدر خواهد بود؟

- (۱) ۵ و ۲.۵
- (۲) ۴ و ۲.۵
- (۳) ۴ و ۱.۱۷
- (۴) ۵ و ۱.۱۷

- ۲۳- این زمان‌های دسترسی به سیستم حافظه در حالت برخورد و فقدان (یا همان Hit و Miss) داده در حافظه نهان (Cache) در زیر آمده است:

$$T_{\text{WriteH}} = 2 \text{ ns} \quad T_{\text{ReadH}} = 1 \text{ ns}$$

$$T_{\text{WriteM}} = 10 \text{ ns} \quad T_{\text{ReadM}} = 5 \text{ ns}$$

کلا ۲۰۰ عمل واکشی (Fetch) دستور از حافظه، ۱۲۰ خواندن داده از حافظه و ۸۰ نوشتن داده در حافظه داریم. نرخ برخورد در حافظه نهان برابر ۰.۹۵ است. زمان متوسط دسترسی به سیستم حافظه چند نانوثانیه است؟

- (۱) ۳.۶
- (۲) ۲.۴۴
- (۳) ۱.۴۴
- (۴) ۱.۱۴

- ۲۴- یک حافظه نهان با نگاشت مستقیم داریم که دارای ۲۵۶ بلوک است. اندازه هر بلوک ۱۶ بایت است. آدرس ۸۰۱۰ (دهدهی) حافظه اصلی در کدام بلوک حافظه نهان می‌تواند قرار گیرد؟

- (۱) ۲۴۵
- (۲) ۲۴۴
- (۳) ۶۵
- (۴) ۶۴

- ۲۵- حداقل دستوراتی که می‌توانند خارج از ترتیب (Out of order) و با هم اجرا شوند کدام حالت است؟ (توجه کنید که در صورت نیاز می‌توانید از تکنیک تغییر نام (Renaming) استفاده کنید. در ضمن، جهت انتقال در دستورات از راست به چپ است).

I1: Add R1, R4, R6

I2: Sub R3, R1, R6

I3: Xor R6, R2, R3

I4: Sub R5, R5, 1

I5: Add R4, R5, R6

I6: Add R3, R7, R8

- (۱) I1, I3, I4, I6
- (۲) I2, I3, I4, I6
- (۳) I1, I3, I4, I5
- (۴) I1, I2, I4, I6

- ۲۶ جدول رزرواسیون یا مراحل زمانی فعالیت بندهای مختلف (S1 تا S5) یک پایپلاین در زیر آمده است. مشخص کنید به ترتیب حداکثر سرعت عملی و نظری قابل حصول این پایپلاین بر حسب تعداد Initiation/Clock (یا همان Operation/clock) چقدر است.

	1	2	3	4	5	6	7
S1	x			x		x	
S2		x					
S3			x				
S4				x			
S5						x	

- ۱) $\frac{1}{2} \text{ و } \frac{3}{7}$
 ۲) $\frac{1}{2} \text{ و } \frac{2}{7}$
 ۳) $\frac{1}{3} \text{ و } \frac{3}{7}$
 ۴) $\frac{1}{3} \text{ و } \frac{2}{7}$

- ۲۷ پردازنده A با فرکانس ۱ GHz و IPC (Instruction Per Clock) = 10 و پردازنده B با فرکانس ۱.2 GHz و IPC = 2 کاری کند. پردازنده‌های A و B به ترتیب کدام است و کدام گزاره درست است؟

MIPS_A = 10000 MIPS (۱)
 MIPS_B = 2400 MIPS

MIPS_A = 100 MIPS (۲)
 MIPS_B = 240 MIPS

MIPS_A = 10000 MIPS (۳)
 MIPS_B = 2400 MIPS
 MIPS_A = 100 MIPS (۴)
 MIPS_B = 240 MIPS

- ۲۸ در پروتکل همسان‌سازی داده‌ها از نوع چهار حالت MESI (Modified; Exclusive; Shared; Invalid) اگر کنترلر حافظه نهان پردازنده A متوجه شود که پردازنده B قصد نوشتن داده‌ای را دارد که نزد A در حالت M است، چه اتفاقاتی رقم می‌خورد؟

- ۱) پردازنده A داده خود را به پردازنده B می‌دهد و هر دو بلوک داده خود را به حالت M می‌برند.
 ۲) پردازنده A داده خود را به پردازنده B می‌دهد و در وضعیت قبلی می‌ماند. پردازنده A بلوک تحویل گرفته شده را به حالت M می‌برد و داده را مقداردهی می‌کند.
 ۳) پردازنده A داده خود را در حافظه اصلی نوشته، بلوک آنرا به حالت S می‌برد. پردازنده B بلوک مذبور را از حافظه اصلی خوانده، سپس مقدار می‌دهد و به وضعیت M می‌برد.
 ۴) پردازنده A داده خود را در حافظه اصلی نوشته، بلوک آنرا به حالت I می‌برد. پردازنده B بلوک مذبور را از حافظه اصلی خوانده، سپس مقدار می‌دهد و به وضعیت M می‌برد.

- ۲۹ اگر فرکانس کاری یک پایپلاین 10 ns، تعداد طبقات آن 5 و جریمه پیش‌بینی غلط انشعاب 4 کلاک باشد، زمان اجرای یک برنامه حاوی 1 میلیارد دستورالعمل که 4% آنها انشعاب‌هایی باشد که درست و 1% انشعاب‌هایی باشد که غلط پیش‌بینی شده باشد، با اندکی تقریب چند ثانیه خواهد بود؟

- ۱) 0.99
 ۲) 1
 ۳) 1.25
 ۴) 1.39

- ۳۰ هزار کار (Task) داریم که می‌خواهیم روی دو پردازنده انجام دهیم. زمان مفید هر کار برابر 1 ns است ولی به خاطر نیاز به داده‌های دیگر و ارتباط با سایر کارها، تأخیر هر انتقال اطلاعات بین دو پردازنده 10 ns (و صفر داخل هر پردازنده) را باید در نظر بگیریم. تعداد ارتباطات بین دو پردازنده برابر با کمینه تعداد کاری است که روی پردازنده‌ها گذاشته‌ایم. ارتباطات به صورت غیرهمپوشان (Non overlapped) با محاسبات انجام می‌شود.

نسبت زمان کل اجرا در حالت تقسیم مساوی کار بین دو پردازنده (یعنی نصف نصف) به زمان کل اجرا در حالت توزیع ۱۰۰ کار برای یک پردازنده و ۹۰۰ کار برای دیگری برابر کدام است؟

- (۱) ۳.۱
- (۲) ۲.۹
- (۳) ۲.۵
- (۴) ۱.۸

- ۳۱ گذام یک از موارد زیر درباره اثر افزایش درجه شرکت‌پذیری حافظه نهان (Higher Associativity Cache) بدون تغییر اندازه Cache و اندازه بلوک‌ها درست است؟

- (۱) ارتقی بروی نرخ Miss ندارد.
- (۲) باعث کاهش نرخ Conflict Miss می‌شود.
- (۳) باعث افزایش نرخ Capacity Miss می‌شود.
- (۴) باعث کاهش نرخ Compulsory Miss (اجباری) می‌شود.

- ۳۲ در یک پردازنده پایپلاین بدون دو نظر آگوفتن تأخیرهای ناشی از اجرای دستورات پوشی، میانگین پالس ساعت اجرای دستور (CPI) برابر ۱ است. اگر ۳۰٪ از دستورات یک برنامه، دستورات پرش شرطی باشد و اجرای هر دستور پرش شرطی نیاز به ۳ پالس ساعت اضافه داشته باشد، میانگین پالس اجرای دستور چند خواهد بود؟

- (۱) 1.6
- (۲) 1.8
- (۳) 1.9
- (۴) 2.0

- ۳۳ اجرای پایپلاین پنج مرحله‌ای دستورات شامل واکشی دستور (IF)، رمزگشایی و یه دست آوردن عملوندها (ID)، اجرا (EX)، مراجعه به حافظه داده (DM) و ذخیره نتیجه در ثبات‌ها (WB) است. با فرض اینکه امکان استفاده از تکنیک Forwarding و جابجایی دستور به کمک کامپایلر برای رفع وابستگی (Hazard) وجود داشته باشد و هر مرحله در یک پالس ساعت انجام شود، برای اجرای دستورات زیر چند پالس ساعت مورد نیاز است؟ (النقاول ثبات‌ها از راست به چپ)

LD R1, 20 (R2)
LD R2, 20 (R3)
ADD R1, R1, R2
ST 10 (R6), R1
SUB R3, R5, R4

- (۱) 8
- (۲) 9
- (۳) 10
- (۴) 11

- ۳۴ در یک حافظه نهان که به صورت 4-way set associative پیاده‌سازی شده است، به چند مدار مقایسه‌گر برای جستجوی داده در هر سطر نیاز است؟

- (۱) ۱
- (۲) ۲
- (۳) ۳
- (۴) ۴

- ۳۵ - کدام جمله در خصوص عمل نوشتن در حافظه نهان نادرست است؟

- ۱) در روش Write back مشکل درست یا نادرست بودن محتوای بلوک (Clean/Dirty) وجود ندارد.
- ۲) در روش Write through عمل نوشتن هم در حافظه نهان و هم در حافظه اصلی انجام می‌شود.
- ۳) در روش Read Miss مشکل Write through بعد از عمل نوشتن اتفاق نمی‌افتد.
- ۴) در روش Write back مشکل نوشتن‌های تکراری در حافظه اصلی اتفاق نمی‌افتد.

- ۳۶ - در طرح یک مدار حافظه RAM، تعداد سلول‌های تک بیتی در ردیف‌ها و ستون‌ها برابر است. در صورتی که تعداد کلمات حافظه 2^{13} و تعداد بیت‌های هر کلمه ۳۲ بیت باشد، تعداد خطوط آدرس Column decoder کدام است؟

- ۱) ۴
۲) ۵

۳) ۶
۴) ۷

- ۳۷ - در طراحی یک جمع‌کننده ۶۴ بیتی به روش carry-select-adder، از واحدهای جمع‌کننده ۱ بیتی با تأخیر ۱ ns و واحدهای مالتی بتلکسر با تأخیر ns ۱ استفاده شده است. در صورتی که دسته‌بندی واحدهای جمع‌کننده به صورت یکسان و برای تأخیر حداقل انجام شده باشد، میزان تأخیر مدار چند نانوثانیه است؟

- ۱) ۱۴
۲) ۱۵
۳) ۱۶
۴) ۶۴


- ۳۸ - کدام یک از عبارات زیر نادرست است؟

- ۱) در فرایندهای ساخت جدید مدارهای مجتمع، تأخیر سیم‌ها بر تأخیر گیتهای اغلب دارد.
- ۲) کاهش ولتاژ آستانه باعث کاهش تأخیر ترانزیستور می‌شود و در مسیرهای غیریحرانی بهتر است از ترانزیستورهایی با ولتاژ آستانه پایین استفاده نمود.
- ۳) جایگزین کردن SiO_2 بین لایه‌های فلز با ماده دیگری با ضریب گذردهی پایین و جایگزین کردن اکسید گیت با ماده‌ای با ضریب گذردهی بالا و ضخامت بیشتر می‌تواند به ترتیب در بهبود تأخیر و توان مؤثر باشد.
- ۴) گزینه‌های (۲) و (۳)

- ۳۹ - کدام یک از گزینه‌های زیر درست است؟

- ۱) با کاهش مقدار ولتاژ منبع تغذیه، توان و تأخیر بهبود می‌یابند.
- ۲) پدیده قفل شدگی با افزایش تعداد اتصالات substrate یا well به منبع تغذیه، کاهش می‌یابد.
- ۳) لایه‌های پایین‌تر فلز برای ارتباطات سراسری استفاده می‌شوند و لایه‌های پایین‌تر برای اتصالات محلی.
- ۴) یکی از محسن جایگزین کردن گیت پلی‌سیلیکونی با گیت از جنس فلز در تکنولوژی‌های جدید افزایش کنترل بر روی ولتاژ آستانه است.

- ۴۰- ساختار ترانزیستوری زیر را در نظر بگیرید. فرض کنید یکی از سیگنال‌های کنترل کننده ترانزیستورهای nMOS.



سریع‌تر از سیگنال‌های دیگر یک شود. در مورد اعمال سیگنال‌ها چه می‌توان گفت؟


۱) تفاوتی نمی‌کند که کدام سیگنال به کدام ترانزیستور اعمال شود.

۲) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور میانی اعمال گردد تا سریع‌تر تغییر حالت دهد.

۳) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به خروجی اعمال گردد تا اشتراک بار کاهش یابد.

۴) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به منبع تغذیه اعمال گردد تا اثر بدنی کاهش یابد.

- ۴۱- شکل زیر یک شبکه توزیع کلک را بر روی یک تراشه دیجیتال نشان می‌دهد. هر قطعه سیم (که با باکس نمایش داده شده است) دارای ۱۰ میلی‌متر طول، با مقاومت ۱۰ اهم و خازن ۱۰ فمتوفاراد است. انتهای‌های شبکه توزیع کلک به ثبات‌های ۳۲ بیتی متصل شده است که بار ۳۰۰ فمتوفاراد را سبب می‌شود. زمان صعود و نزول کلک را صفر فرض کنید. پیشینه انحراف کلک (Clock Skew) بین هر کدام از بلوک‌های ثباتی چند پیکوثانیه خواهد بود؟ (از مدل RC ساده و تأخیر المور استفاده کنید).



- ۴۲- کدامیک از عبارات زیر درست است؟


۱) سیم‌های سراسری مانند کلک، با Scaling سریع‌تر می‌شوند.

۲) کاهش ولتاژ منبع تغذیه طبق قانون مور بوده است.

۳) چگالی جریان با Scaling افزایش می‌یابد.


۴) توان پویا با Scaling افزایش می‌یابد.

- ۴۳- مدار شکل زیر را در نظر بگیرید. $C_{in,i}$ خازن گیت ورودی و $C_{write,i}$ خازن سیم را نشان می‌دهد. تلاش منطقی برابر کدام گزینه است؟ stage^۳




- ۴۴- ماشین حالت شکل را با مشخصات زیر در نظر بگیرید. A، B و C بلوک‌های مدار ترکیبی با ویژگی‌های زیر هستند:
 $t_{logic,minA} = ۲۰۰$ ps, $t_{logic,maxA} = ۱$ ns
 $t_{logic,minB} = ۳۰۰$ ps, $t_{logic,maxB} = ۲$ ns
 $t_{logic,minC} = ۱۰۰$ ps, $t_{logic,maxC} = ۰/۵$ ns

L_۱ و L_۲ لج‌هایی هستند که با سطوح يك و نوكلاك Φ کار می‌کنند. این لج‌ها دارای زمان Setup ۱۵۰ پیکوثانیه و تأخیر ورودی به خروجی، $t_{d-q} = ۲۰۰$ ps هستند. تأخیر کلاک به خروجی (t_{clk-q}) برابر ۸۰ پیکوثانیه و زمان Hold ۱۰۰ پیکوثانیه است. (T_{on} مدت زمانی است که کلاک ۱ است و T_{off} میان پریود کلاک است). چه محدودیتی باید بر روی T_{on} وجود داشته باشد؟



- ۴۵- شکل زیر را در نظر بگیرید. همه ترانزیستورهای NMOS را هم اندازه در نظر بگیرید و فرض کنید که مقاومت یک ترانزیستور NMOS با اندازه کمینه برابر R و خازن پارازیت آن برابر $C_{gs} = C_{gd} = C$ باشد. فرض کنید همه ترانزیستورهای NMOS دارای اندازه S باشند. تأخیر مسیر بحرانی بر حسب R , C , S و C_L کدام است؟

(در نظر بگیرید.)



$$9RC + \frac{RC_L}{S} \quad (1)$$

$$6RC + \frac{RC_L}{S} \quad (2)$$

$$6RC + \frac{RC_L}{S} \quad (3)$$

$$4RC + \frac{RC_L}{S} \quad (4)$$

www.Sanjesh3.com