

تعداد سوالات: تستی: ۲۵ تشریحی: ۴

زمان آزمون: تستی: ۶۰ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۵

استفاده از ماشین حساب ساده مجاز است.

کد سری سوال: یک (۱)


**امام علی<sup>(ع)</sup>:** برتری مردم به یکدیگر، به دانش‌ها و خردهاست؛ نه به ثروت‌ها و تبارها.

۱. کدام گزینه غلط است؟

الف. توان تلف شده در مدار منطقی دارای مؤلفه‌های ایستا و پویا می‌باشد.

ب. توان استاتیک، توانی است که وقتی مدار تغییر حالت می‌دهد (خروجی عوض می‌شود)، در مدار تلف می‌شود.

ج. در معکوس کننده‌ی ایده آل شکل زیر وقتی خروجی در حالت بالا قرار دارد توان ایستا صفر است.

د. در معکوس کننده‌ی ایده آل شکل زیر وقتی خروجی در حالت پایین قرار دارد توان استاتیک برابر با  $\frac{V_{DD}^2}{R_L}$ 

۲. کدام گزینه غلط است؟

الف. در عناصری مانند ترانزیستورهای دوقطبی که به صورت پویا عمل می‌کنند وجود تأخیر اجتناب ناپذیر است.

ب. زمان نزول عبارتست از، مدت زمان لازم برای رسیدن ورودی از ۹۰٪ به ۱۰٪ مقدار نهایی.

ج. اگر سطح ولتاژ بالا برای منطق صفر و سطح ولتاژ پایین برای منطق یک استفاده شود، مدار در منطق منفی کار می‌کند.

د. مدار مجتمع با مقیاس کوچک شامل ده تا صد گیت می‌باشد.

۳. کدام گزینه صحیح است؟

الف. با کاهش جریان منبع، تلفات توان کاهش می‌یابد.

ب. برای مقایسه‌ی خانواده‌های منطقی از حاصل جمع تأخیر و توان ( $DP = t_P + t_D$ ) استفاده می‌شود.

ج. در هر خانواده دیجیتال ساده ترین عنصر گیت، OR است و مشخصات آن خانواده با این گیت بررسی می‌شود.

د. عملیات منطقی اصلی عبارتست از AND و OR و NOT و NAND

تعداد سوالات: ستون: ۲۵ تشریحی: ۴  
 زمان آزمون: ستون: ۶۰ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۵

کد سری سوال: یک (۱)

استفاده از ماشین حساب ساده

مجاز است.

۴- کدام گزینه بیانگر ظرفیت خروجی گیتی با مشخصات زیر است؟

$$I_{OUT}(LOW) = 54.3\text{mA}, I_{OUT}(High) = 7.4\text{mA}, I_{IN}(LOW) = 2.43\text{mA}, I_{IN}(High) = 98.9\mu\text{A}$$

۳۰.

۲۸. ج.

۲۲. ب.

۱۶. الف.

۵. کدام گزینه غلط است؟

الف. تأخیر انتشار با رابطه  $t_p = 2(tp_{HL} + tp_{LH})$  بدست می‌آید.

ب. مدت زمان لازم برای رسیدن ورودی از ۱۰٪ به ۹۰٪ مقدار نهایی را زمان صعود گویند.

ج. مدت زمان لازم برای رسیدن خروجی از ۱۰٪ به ۹۰٪ مقدار نهایی را  $t_{TLH}$  گویند.د. مدت زمان لازم برای رسیدن خروجی از ۹۰٪ به ۱۰٪ مقدار نهایی را  $t_{THL}$  گویند.

۶. برای گیت AND با سطح منتقل شده در شکل زیر ولتاژ خروجی مینیمم و ماقزیم کدام است؟


$$R_L = 2k\Omega, R_H = 1k\Omega, V_D(ON) = 0.7\text{V}, V_{EE} = 4\text{V}, V_{CC} = 4\text{V}$$

V\_{OH} = 0.87(\text{v}) \text{ و } V\_{OL} = -4(\text{v})

الف. V\_{OH} = -0.87(\text{v}) \text{ و } V\_{OL} = 4(\text{v})

V\_{OH} = 0.93(\text{v}) \text{ و } V\_{OL} = -3(\text{v})

ج. V\_{OH} = -0.93(\text{v}) \text{ و } V\_{OL} = 3(\text{v})



۷. کدام گزینه صحیح است؟

الف. با اغلب فلزات و سیلیکون نوع P می‌توان دیود شاتکی ایجاد نمود.

ب. دیود شاتکی دیودی است که منطقه P در آن با فلز سیلیساید پلاتینیم جایگزین شده تا فقط در یک جهت جریان برقرار شود.

ج. دیودهای محدود کننده در ورودی گیت ها باعث می‌شود که این ورودی ها از ۰.۷ ولت بیشتر نشوند.

د. در اتصال ولتاژ مثبت  $V_D$  به P جریان های مربوط به حامل های اکثریت در طول پیوند کاهش می‌یابد.

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۶۰ تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۵

استفاده از ماشین حساب ساده مجاز است.

کد سری سوال: یک (۱)

۸. کدام گزینه غلط است؟

الف. ساختن مدارهای CMOS به نسبت مشکلتر از NMOS است.

ب. CMOS رایج ترین تکنولوژی بین تکنولوژی های مدار مجتمع MOSFET است.

ج. در MOSFET ها جریان تنها با یک نوع حامل (الکترون یا حفره) ایجاد می شود.

د. توابع منطقی و حافظه های دیجیتال را نمی توان منحصرآ با مدارهایی تحقق بخشد که صرفاً از MOSFET استفاده می کنند.

۹. مقاومت بین درین و سورس در نقطه کار مدار زیر کدام گزینه است؟


فرض کنید،  $K_n = 0.5 \text{ mA/V}^2$  و  $V_t = 1\text{V}$ 

د.  $r_{ds} = 14\Omega$

ج.  $r_{ds} = 580\Omega$

ب.  $r_{ds} = 0$

الف.  $r_{ds} = 235\Omega$



۱۰. برای ترانزیستور های MOSFET کدام گزینه غلط است؟

الف. برای کار در ناحیه تریوودی کانال N باید  $V_{DS} \leq V_{GS} - V_t$  باشدب. برای کار در ناحیه اشباع کانال P باید  $V_{DS} \leq V_{GS} - V_t$  باشدج. برای وصل کردن ترانزیستور کانال N باید  $V_{GS} > V_t$  باشدد. برای کانال N:  $V_{DS} < 0$ 

۱۱. کدام گزینه غلط است؟

الف. برای کاهش اثر بدن در مدار NMOS، زیر لایه را به منفی ترین ولتاژ منبع تغذیه مدار متصل می کنند.

ب. افزایش دما باعث کاهش  $|V_t|$  می شود.

ج. اثر کلی افزایش دما، افزایش جریان درین است.

د. عامل پدیده شکست بهمنی، افزایش ولتاژ درین است که پیوند PN بین ناحیه درین و زیر لایه دچار شکست شود.

تعداد سوالات: تستی: ۲۵ تشریحی: ۴  
 زمان آزمون: تستی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۵

مجاز است.

استفاده از ماشین حساب ساده

کد سری سوال: یک (۱)

۱۲. کدام گزینه جمله زیر را بطور صحیح تکمیل می کند؟


» در ترانزیستور دوقطبی عرض بیس ..... غاظت امیتر ..... و عرض کلکتور ..... می باشد.«

ب. کوچک، زیاد، بزرگ

الف. کوچک، کم، کوچک

د. بزرگ، زیاد، کوچک

ج. بزرگ، کم، بزرگ

۱۳. ماکریم ظرفیت خروجی برای گیت RTL با  $V_{EE}=0.2V$ ,  $R_C=1k\Omega$ ,  $R_B=10k\Omega$ ,  $V_{CC}=5V$  و  $\beta_f=25$  وقدرت است:  $V_{BE(SAT)}=0.8V$ 

۲۴۱۴. د


ج.

ب.

الف.

۱۴. اگر در NAND دو ورودی نوع DTL (شکل زیر) هر دو ورودی در سطح بالا باشد، جریان بیس ترانزیستور Q کدام گزینه است؟

(افت ولتاژ بیس امیتر نیز دیود هنگام روشن بودن ۰.۷ ولت می باشد).




د. ۰.۹۶(mA)

ج. ۰.۴۱(mA)

ب. ۰.۸۲(mA)

الف. ۰.۵۴(mA)

۱۵- گیت TTL شکل زیر کدام تابع را پیاده سازی می کند؟

d.  $\overline{AC + BD}$ ج.  $\overline{AC} + \overline{BD}$ ب.  $\overline{AB} + \overline{CD}$ الف.  $\overline{AB + CD}$ 

۱۶. کدام گزینه صحیح است؟

الف. دیود شاتکی باعث اشباع ترانزیستور BJT مربوطه می گردد.

ب. دیود شاتکی بخشی از جریان تحریک بیس BJT را از خود عبور می دهد.

ج. طراحی گیت ECL (منطق تزویج امیتری) چنان بهینه می شود که حاشیه های نویز بالا و پایین در آن اختلاف زیادی داشته باشند.

د. با اتصال خروجی گیت های ECL تابع AND مرکب بدست می آید.

۱۷. کدام گزینه غلط است؟


الف. برای افزایش سرعت TTL از اشباع ترانزیستورها جلوگیری می شود.

ب. در گیت TTL استاندارد، وقتی یکی از ورودی ها در حالت پایین قرار دارد، ترانزیستور چند امیتری در وجه فعال کار می کند.

ج. دیودهای شاتکی به صورت پیوندهای فلز به نیمرسانا ساخته شده اند که افت ولتاژ مستقیم کمی دارند.


د. طبقه خروجی یک توتم پل از یک ترانزیستور کلکتور مشترک تشکیل شده است.

۱۸. مدار کلکتور باز زیر کدام گزینه را پیاده سازی می کند؟

د.  $AB + CD$ ج.  $\overline{AB + CD}$ ب.  $\overline{AB} + CD$ الف.  $AB + \overline{CD}$ 

۱۹. با در نظر گرفتن ظرفیت خروجی، در یک گیت RTL پایه، متوسط توان مصرفی کدام گزینه است؟

$$V_{CE(SAT)}=0.2v \quad V_{BE(SAT)}=0.8v \quad \beta_F=25 \quad R_C=1k \quad V_{CC}=5v \quad R_B=10k$$

د.  $19.63mW$ ج.  $15.83mW$ ب.  $16.72mW$ الف.  $12.9mW$

تعداد سوالات: تستی: ۲۵  
 تشریحی: ۴  
 زمان آزمون: تستی: ۶۰ دقیقه  
 تشریحی: ۶۰ دقیقه  
 آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال


رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۰۵

کد سری سوال: یک (۱)

استفاده از ماشین حساب ساده

مجاز است.

۲۰. برای مدار DTL شکل زیر فرض کنید:  $V_I = 0.2V$  در حالت  $\beta(Q_2) = \beta(Q_3) = 50$  جریان ورودی  $I_B$  کدام گزینه است؟

شکل مدار مجتمع (VLSI) برای گیت NAND از توانواده DTL که تنها یک ورودی آن نشان داده شده است.

۳.۳mA

۴.۵mA

۱.۱mA

الف. ۲.۲mA

۲۱. مقادیر زیر برای TTL استاندارد را در نظر بگیرید. حاشیه های امنیت نویز ( $NM_H$  ،  $NM_L$ ) کدام گزینه است؟

$$V_{IH} = 2V \quad V_{IL} = 0.8V \quad V_{OH} = 2.4V \quad V_{OL} = 0.4V$$

 NM<sub>H</sub>=1.2 ، NM<sub>L</sub>=2الف. NM<sub>H</sub>=1.6 ، NM<sub>L</sub>=1.6 NM<sub>H</sub>=2 ، NM<sub>L</sub>=1.2ج. NM<sub>H</sub>=0.4 ، NM<sub>L</sub>=0.4

نام درس: مبانی الکترونیک دیجیتال

## رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۲۲. در مورد گیت NAND از نوع TTL شاتکی کدام گزینه غلط است؟


الف.  $Q_4$  زوج دار لینگتون تشکیل می دهد که زمان لازم برای پر شدن خازن بار و رسیدن آن به تراز بالا کاهش می یابد.

ب. ترانزیستور Q<sub>4</sub> هرگز اشباع نمی‌شود.

ج: دیودهای  $D_A$  و  $D_B$  استفاده شده باعث اعمال شدن ولتاژهای منفی در ورودی می‌گردند.

د. دو مقاومت  $R_5$  و  $R_2$  و ترانزستور  $Q_6$  در مقاسه با عمل بالابری فعالی که دنالگ امتر طقه خروجی توتیم یا انحصار می-

دهد، یا بین بر فعال می نامند.



۲۳. کدام گزینه صحیح است؟

- الف. در بیشتر موارد خروجی یک خانواده منطقی را نمی‌توان بصورت مستقیم به ورودی خانواده منطقی دیگر متصل نمود.
- ب. مدارهای واسط برای اتصال دو گیت مختلف از یک خانواده منطقی به یکدیگر استفاده می‌شود.
- ج. بین خانواده های منطقی تراشه های دیجیتال از نوع  $G_aA_s$  کمترین اتلاف توان را دارند.
- د. بین خانواده های منطقی تراشه های دیجیتال از نوع CMOS کمترین تأخیر انتشاری را دارند.
۲۴. کدام گزینه بیانگر مدار واسط برای اتصال خروجی STTL به ورودی CMOS می‌باشد؟


ب. مقاومت پایین بر

الف. مقاومت بالابر

د. مدار زوج دیفرانسیل که خروجی آن بافر شده است.

ج. مبدل MECL/STTL

۲۵. کدام گزینه عملکرد مدار زیر را نشان می‌دهد؟



ب. مبدل DLT به CMOS

الف. مبدل MOS به STTL

د. مبدل TTL به ECL

ج. مبدل ECL به TTL

استان:

تعداد سوالات: تستی: ۲۵ تشریحی: ۴

زمان آزمون: تستی: ۶۰ تشریحی: ۶۰ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات

۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده مجاز است.

کد سری سوال: یک (۱)


«سؤالات تشریحی»

۱. مقادیر جریان دیود پیوند PN را در حالت بایاس مستقیم با استفاده از رابطه شاکلی برای ولتاژهای

$$V_D = 0.1, 0.2, 0.5, 0.7, 0.8, 1.0, 2.3$$

ولت، بدست آورید. فرض کنید که  $I_S = 10^{-14}$  باشد. (۱/۵ نمره)۲. ترانزیستور زیر در چه ناحیه‌ای کار می‌کند؟ فرض کنید  $V_t = 1V$  باشد و از اثر مدوله سازی طول

کanal صرف نظر کنید. (۱/۵ نمره)



تعداد سوالات: تستی: ۲۵  
تشریحی: ۴  
زمان آزمون: تستی: ۶۰ دقیقه  
تشریحی: ۶۰ دقیقه  
آزمون نمره منفی دارد ○

نام درس: مبانی الکترونیک دیجیتال

رشته تحصیلی و کد درس: مهندسی فناوری اطلاعات


۱۵۱۱۰۰۵

مجاز است.

استفاده از ماشین حساب ساده

کد سری سوال: یک (۱)

۳. چگونگی عملکرد (ساختار) ترانزیستور npn را توضیح داده و با توجه به نوع بایاس، مستقیم یا معکوس بودن دیودهای  $D_1$  و  $D_2$  را در شکل زیر برای چهار وضعیت ترانزیستور (۱- قطع، ۲- فعال مستقیم یا فعال، ۳- فعال معکوس، ۴- اشباع) بنویسید. (۱/۵ نمره)



ساختار ساده شده یک ترانزیستور npn

۴. مدار شکل زیر، به چه منظور استفاده می‌شود؟ ( فقط ذکر نام) همچنین با فرض  $V_{IN} = V_{OL} = 0.4V$  ، مقادیر  $V_{out}$  ،  $V_{B1}$  را محاسبه نمایید. (۱/۵ نمره)

