

کد کنترل

331

F

آزمون (نیمه‌تمدد) ورود به دوره‌های دکتری – سال ۱۴۰۱

دفترچه شماره (۱)

صبح جمعه ۱۴۰۰/۱۲/۶



جمهوری اسلامی ایران
وزارت علم، جهاد اسلامی و فناوری
سازمان سنجش آموزشی اکسپرس

اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود
امام عجمی (ره)

رشته مهندسی کامپیوتر – معماری

(کد ۲۳۵۵)

جدول مواد امتحانی، تعداد، شماره سوال‌ها و زمان پاسخ‌گوینی

مواد امتحانی	مجموعه دروس تخصصی:
	- مدار منطقی و معماری کامپیوتر
تعداد سوال	- معماری کامپیوتر پیشرفته VLSI پیشرفته
از شماره	
زمان پاسخ‌گوینی	
تعداد سوال	۴۵
از شماره	۱
زمان پاسخ‌گوینی	۴۵
کا شماره	۱۵۰
دفترچه	۱۵۰ دقیقه

استفاده از ماشین حساب مجاز نیست.

این آزمون نمره متفاوت دارد.


حق جای، تکرار و انتشار سوال‌ها به هر روش (الکترونیکی و...) پس از برگزاری آزمون، برای تمامی اشخاص جذبی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با مخالفان برای بثروات رفتار می‌شود.

*** متقاضی گرامی، وارد نکردن مشخصات و امضا در کادر زیر، به منزله غایبت و حضور نداشتن در جلسه آزمون است.

اینجانب..... با شماره داوطلبی با آگاهی کامل، یکسان بودن شماره صندلی خود را با شماره داوطلبی مندرج در بالای کارت ورود به جلسه، بالای پاسخ نامه و دفترچه سوال ها، نوع و کد کنترل درج شده بر روی دفترچه سوال ها و پایین پاسخ نامه ام را تأیید می نمایم.

امضا:

- ۱ جدول حالت یک ماشین حالت به صورت زیر است: ورودی مدار X و خروجی های مدار A_2, A_1, A_0 و B_2, B_1 ROM هستند. در صورتی که این ماشین حالت مطابق شکل زیر با ROM پیاده سازی شود، محتویات آن از خانه صفر تا خانه لایه ترتیب (از چپ به راست) چیست؟ A_2 بیت با بیشترین ارزش آدرس و B_2 بیت با بیشترین ارزش داده است)



- ۲ در تابع زیر، در صورت پیاده سازی به صورت حاصل جمع حاصل ضرب ها (SOP) یا حداقل تعداد بیت، چند مخاطره وجود دارد؟ (Hazard)


$$F(A, B, C, D) = \sum m(0, 2, 3, 4, 5, 7, 8, 9, 10) + \sum d(15)$$

- ۱ (۱)
۲ (۲)
۳ (۳)
۴ (۴)

- ۳ کمترین تعداد مالتی پلکسرهای ۲ به ۱ مورد نیاز جهت پیاده سازی تابع F کدام است؟

$$\begin{aligned} F = & x_1 \bar{x}_3 (\bar{x}_4 x_5 + x_4 x_6) + \bar{x}_1 \bar{x}_2 (\bar{x}_4 x_5 + x_4 x_6) + \bar{x}_2 \bar{x}_3 (\bar{x}_4 x_5 + x_4 x_6) \\ & + \bar{x}_1 x_2 (\bar{x}_4 x_5 + x_4 x_6) + x_1 x_3 (\bar{x}_4 x_5 + x_4 x_6) \end{aligned}$$

- ۱ (۰)
۲ (۲)
۳ (۳)
۴ (۴)



۴- در مدار زیر، گدام یک از گیت‌ها اضافی است؟


۱) ۱

۲) ۳

۳) ۳

۴) هیچ گدام

با فرض اینکه سیگنال clk ، فرکانس 20 kHz داشته باشد، فرکانس سیگنال out چند کیلوهرتز است؟




۱) ۰

۲) ۱۵


۳) ۳۰

۴) ۶۰

۵- برای ماشین حالت زیر، با فرض اینکه مدار از حالت $AB = 00$ شروع به کار کند، شکل موج خروجی‌های X و A و B و خروجی مدار (Y) کدام است؟ (X ورودی مدار است.)



-۷ فرض کنید که مقدار اولیه شمارنده ۲ بیتی صفر و سیگنال EN در تمامی سیکل‌ها مقدار یک دارند. همچنین فرض کنید که تمامی متغیرهای میانی (x_1 الی x_8) و خروجی Z ۸ بیتی هستند. مدار زیر جه خروجی‌های را طی چهار سیکل تولید می‌کند؟




- $0 \rightarrow 10 \rightarrow 160 \rightarrow 240$ (۱)
- $0 \rightarrow 69 \rightarrow 138 \rightarrow 207$ (۲)
- $0 \rightarrow 76 \rightarrow 152 \rightarrow 228$ (۳)
- $0 \rightarrow 54 \rightarrow 108 \rightarrow 162$ (۴)


: n بیت شیفت به چپ با ورود صفر از سمت راست



-۸ مدار زیر را در نظر بگیرید که شامل چهار فلیپ فلاب D و خروجی با ترتیب (Q₃Q₂Q₁Q₀) با مقدار اولیه ۰۰۰۰ است. در صورتی که ورودی $G = G_0 \oplus G_1 \oplus G_2 \oplus G_3$ و سایر ورودی‌ها مطابق شکل موج زیر به مدار اعمال شوند، خروجی مدار بعد از لبه سشم کلاک چه مقداری است؟



- ۱۰۱۰ (۱)
- ۰۱۰۰ (۲)
- ۰۱۱۰ (۳)
- ۰۱۰۱ (۴)



-۹ اگر هزینه گیت NAND به اندازه تعداد ورودی‌های آن باشد، کمترین هزینه لازم برای پیاده‌سازی همزمان دوتابع با استفاده از فقط گیت‌های NAND چقدر است؟ (از هزینه گیت NOT صرف نظر کنید).

$$f(a, b, c, d) = \sum m(0, 5, 6, 7) + d(1, 5, 10, 14)$$

$$g(a, b, c, d) = \sum m(0, 5, 6, 11) + d(7, 10, 12, 15)$$


- ۱۳ (۱)
- ۱۴ (۲)
- ۱۵ (۳)
- ۱۶ (۴)

- ۱۰- فرض کنید تابع $f(a, b, c, d) = \sum m(0, 4, 7, 11) + d(2, 5, 10)$ داده شده است. در این تابع، تعداد عوامل اولیه و عوامل اولیه ضروری (Essential Prime Implicant) کدام

مورد است؟

- (۱) ۴ و ۲
- (۲) ۵ و ۱
- (۳) ۴ و ۱
- (۴) ۵ و ۲

- ۱۱- طبق شکل زیر، کدام یک از گزاره‌ها مربوط به دستور العمل Add X است؟ آدرس یک عملوند در حافظه است که در MAR قرار گرفته و حاصل جمع در اباستگر ذخیره می‌شود. همین طور فرض شده است خطوط Load یا کنترل ثبات‌ها و سایر اجزاء توسط واحد کنترل به موقع تأمین می‌شود.



$t_1 : MDR \leftarrow M[MAR]$

$t_2 : ACC \leftarrow MDR$

$t_3 : ACC \leftarrow ACC + Temp$

$t_4 : MDR \leftarrow M[MAR]$

$t_5 : Temp \leftarrow MDR$

$t_6 : ACC \leftarrow Temp + ACC$

$t_7 : Temp \leftarrow MAR$

$t_8 : ACC \leftarrow Temp + ACC$

$t_9 : Temp \leftarrow M[MAR]$

$t_{10} : ACC \leftarrow Temp + ACC$

- ۱۲- طول دستور العمل یک پردازنده ۱۲ بیت است و کلاً ۱۶ ثبات (Register) دارد. مشخص کنید کدام ترکیب دستورات امکان‌پذیر است؟ (عملوند: Operand) در اینجا همان ثبات است.

- (۱) ۱۶ دستور دو عملوندی و ۱۶ دستور تک عملوندی و ۴۰۶۴ دستور بدون عملوند
- (۲) ۱۵ دستور دو عملوندی و ۱۵ دستور تک عملوندی و ۱۶ دستور بدون عملوند
- (۳) ۱۵ دستور دو عملوندی و ۱۶ دستور تک عملوندی و ۴۰۶۵ دستور بدون عملوند
- (۴) ۱۵ دستور دو عملوندی و ۱۵ دستور تک عملوندی و ۱۵ دستور بدون عملوند

- ۱۳- مشخصات دو کامپیوتر A و B به شرح زیر داده شده است و فرض می کنیم n تعداد دستورات اجرا شده روی هر کامپیوتر و f فرکانس است. کدام عبارت درست است؟ (CPI: Clock Per Instruction)

	CPI	f	n
A	۱/۸	۷GHz	10^8
B	۱/۵	۱/۵GHz	0.1×10^9

- t_{exA} > t_{exB} ، MiPS_A > MiPS_B (۱)
 t_{exA} < t_{exB} ، MiPS_A < MiPS_B (۲)
 t_{exA} < t_{exB} ، MiPS_A > MiPS_B (۳)
 t_{exA} > t_{exB} ، MiPS_A < MiPS_B (۴)

- ۱۴- دو عدد غلامت دار، B = S'b · b₁...b_{n-1} · A = S'a · a₁...a_{n-1} را در نظر بگیرید که S' نشان دهنده بیت غلامت هستند. در کدام حالت، جمع دو عدد به طور قطع سوریز ایجاد نمی کند؟

$$S \odot S' = 1 \quad (۱)$$

$$S \cdot S' = 1 \quad (۲)$$

$$S \oplus S' = 1 \quad (۳)$$

$$S + S' = 1 \quad (۴)$$

- ۱۵- مشخص کنید برنامه R.T.I زیر، کدام مد آدرس دهی را توصیف می کند؟ A و B ثبات های داخلی پردازنده هستند.

$$t_1 : A \leftarrow PC$$

$$t_2 : PC \leftarrow A + B$$

(۱) آدرس دهی آنی

(۲) آدرس دهی تسبی

(۱) آدرس دهی مبتنی بر پایه و Index

(۲) آدرس دهی مستقیم

-۱۶- برنامه زیر داده شده است:

$$C_1 : A \leftarrow A + 1, M[MAR] \leftarrow B, PC \leftarrow PC + 1;$$

$$C_2 : B \leftarrow B - 1, SC \leftarrow SC + 1;$$

$$C_3 : C \leftarrow A + B, D \leftarrow D - 1;$$

$$C_4 : E \leftarrow E + B, A \leftarrow D;$$

$$C_5 : F \leftarrow M[MAR], G \leftarrow G + 1;$$

مشخص کنید درست ترین جواب کدام است؟

(۱) گزاره های C₁، C₂ و C₃ می توانند همزمان اجرا شوند ولی C₄ با C₁ و C₅ با C₂ در تعارض است و فقط یکی از آنها قابل اجرا است.

(۲) گزاره های C₁ با C₄ و همین طور C₂ با C₅ در تعارض است. لذا بقیه می توانند همزمان اجرا شوند.

(۳) گزاره های C₁، C₂، C₃ و C₅ می توانند همزمان اجرا شوند ولی C₄ نمی تواند با آنها همزمان اجرا شود.

(۴) همه گزاره های R.T.L می توانند همزمان اجرا شوند.

- ۱۷- اگر عدد ۹۹۹۹۹۹۹۹۹۹۹۹ در یک سیستم نمایش اعداد ممیز - شناور با فرمت زیر برابر با ۰_{۱۶}DFF شود، مقدار بایاس (Bias) و اندازه بخش توان (E) و اندازه بخش اعشاری (F) بر حسب بیت چقدر است؟ (S بیت غلامت است.)

$$(-1)^S \times 1.F \times 2^{E-Bias}$$

(۱) اندازه E ۷ بیت، اندازه F ۱۲ بیت و بایاس برابر ۱۲۷ است.

(۲) اندازه E ۷ بیت، اندازه F ۱۲ بیت و بایاس برابر ۶۳ است.

(۳) اندازه E ۶ بیت، اندازه F ۱۳ بیت و بایاس برابر ۶۳ است.

(۴) اندازه E ۶ بیت، اندازه F ۱۳ بیت و بایاس برابر ۳۱ است.

S	E	F
MSB		LSB

-۱۸- برآمده‌ای حاوی ۴ نوع دستور العمل جمع، ضرب، تقسیم و ارجاع به حافظه است که به ترتیب ۳۰٪، ۲۰٪، ۱۵٪ و ۴٪ از کل زمان اجرای برنامه صرف آنها می‌شود. کدامیک از بهبودهای زیر منجر به دستیابی کارآئی بیشتر نسبت به پیشنهادی حالت‌ها در اجرای این برنامه خواهد شد؟



- (۱) دستورهای از نوع جمع و ارجاع به حافظه ۲ برابر سریع‌تر شوند.
- (۲) دستورهای از نوع ضرب و تقسیم ۳ برابر سریع‌تر شوند.
- (۳) فقط دستورهای ارجاع به حافظه ۷ برابر سریع‌تر شوند.
- (۴) فقط دستورهای جمع ۵ برابر سریع‌تر شوند.

-۱۹- یک حافظه نهان (Cache) با ساختار 2-way set associative کلمه‌ای موجود است. اگر اعداد زیر آدرس کلمه‌هایی باشند که به ترتیب از چپ به راست توسط پردازنده تولید می‌شوند، کدامیک از این آدرس‌ها مستقل از روش جایگزینی بلوک‌ها، حتماً منجر به Hit در Cache می‌شوند؟ (در اینجا کار خالی است.)

۰، ۵، ۷، ۱۱، ۱۵، ۱۷، ۱۸

۱. ۰، ۱۸
 ۲. ۵، ۷، ۱۸
 ۳. ۱۷، ۱۸
 ۴. ۵، ۱۸

-۲۰- شکل زیر سیگنال‌های ارتباطی بین یک فرستنده اطلاعات و دریافت‌کننده اطلاعات در یک سیستم I/O کامپیوتری را نشان می‌دهد. شکل زیرین ترتیب ارسال آنها و تبادل داده را در زمان نشان می‌دهد. مشخص کنید درست‌ترین جواب کدام است؟



- (۱) درخواست اطلاعات توسط گیرنده از فرستنده و دریافت آن براسان:
$$\begin{cases} a : \text{Request} \\ b : \text{Valid} \end{cases}$$
- (۲) ارسال اطلاعات به ایکار فرستنده به سمت گیرنده برمنای:
$$\begin{cases} a : \text{Request} \\ b : \text{Acknowledge} \end{cases}$$
- (۳) درخواست اطلاعات توسط گیرنده از فرستنده و دریافت آن با:
$$\begin{cases} a : \text{Valid} \\ b : \text{Request} \end{cases}$$
- (۴) ارسال اطلاعات به ایکار فرستنده به سمت گیرنده برمنای:
$$\begin{cases} a : \text{Valid} \\ b : \text{Acknowledge} \end{cases}$$

-۲۱- در یک برنامه فقط ۳۰٪ آن قابل موازی‌سازی است و کلاً ۷ پردازنده با سرعت یکسان داریم. مشخص کنید در صورت به کارگیری این پردازنده‌ها سرعت چقدر می‌تواند بهبود یابد؟

- | | |
|---------|---------|
| ۳۵٪ (۲) | ۳۰٪ (۱) |
| ۷۰٪ (۴) | ۲۵٪ (۳) |


-۲۲- نوچ اصابت (Hit ratio) حافظه نهان برابر ۹۰٪ زمان دسترسی به آن ۱ns است. داده‌هایی که در حافظه اصلی نیز از روی دیسک آورده و قرار می‌گیرند، نوچ اصابتی برابر ۹۵٪ و زمان دسترسی ۱۰ns دارند. زمان دسترسی به دیسک ۱ms است. زمان متوسط دسترسی به این سیستم حافظه چقدر است؟

- | | |
|------------|-----------|
| ۱۱.۹ns (۲) | ۱۶ns (۱) |
| ۱۰.۹ms (۴) | ۹.۹ns (۳) |

-۲۳- ۱۵٪ دستورات یک برنامه خواندن از حافظه با تأخیر ۲T، ۵٪ دستورات نوشتمن در حافظه با تأخیر ۳T، ۵٪ دستورات محاسباتی با تأخیر ۱T و ۲۰٪ دستورات انشعاب با تأخیر T ۲ است. پس از بهبود الگوریتم و کد برنامه توانستیم دستورات انشعاب و دستورات نوشتمن در حافظه را به ترتیب به ۱۰٪ و ۲٪ کل دستورات بررسانیم و به همین میزان دستورات محاسباتی اجرا کنیم. زمان اجرای برنامه چند درصد بهبود یافته است؟

- | | |
|--------|---------|
| ۹٪ (۱) | ۱۱٪ (۳) |
| ۱٪ (۴) | |

-۲۴- در یک سیستم حافظه که شامل ۴ GB حافظه اصلی و ۱6 MB Cache (Cache) با ساختار شرکت پدیر مجموعه‌ای ۸ راهه (8-way set associative) می‌باشد، میادین (Fields) مختلف آدرس پردازنده کدام است؟
(هر بلوک حافظه شامل ۶۴ بایت است.)



-۲۵- یک خط لوله دستورالعمل (Instruction pipeline) دارای ۵ طبقه است که هر کدام با کلاک ۱ns (کار می‌کند). فرض کنید که از لحظه صفر، ۱۰۰ دستور به ترتیب وارد پایپلاین شده و اجرا می‌شوند و در لحظه ورود دستور صد و یکم یک وقفه یا درهم قفلی (Interlock) در پایپلاین به مدت ۲۵ کلاک رخ می‌دهد و پس از آن ۲۵ دستور باقیمانده دیگر نیز اجرا می‌شوند. زمان پایان محاسبات با فرض اینکه هم ۱۰۰ دستور اول بی‌وقفه اجرا می‌شوند و هم ۲۵ دستور تازه وارد، چند نانوثانیه است؟

- | |
|----------|
| ۱۵۰٪ (۱) |
| ۱۵۴٪ (۲) |
| ۱۵۶٪ (۳) |
| ۱۵۸٪ (۴) |

-۲۶- فرض کنید یک کامپیوچر پردازی که به صورت SiMD دستورات پردازندگی دارد، دارای ۶۴ پردازنده است و هر عمل پردازی را در ۲ ns اجرا می کند. اگر عمل پردازی $C = A + B$ را روی پردازهای A و B که هر کدام ۱۹۵ درایه دارند انجام دهیم، کلاً چند نانو ثانیه زمان صرف می شود؟

- (۱) ۶
(۲) ۱۶
(۳) ۷۰۵
(۴) ۸

-۲۷- در یک شبکه میان ارتباطی از نوع فوق مکعب (Hypercube) با کلاً ۶۴ پردازنده، تعداد گره های همسایه هر پردازنده و عرض مقطع دو سیمه (Bisection width) به ترتیب (از راست به چپ) چقدر است؟

- (۱) ۳۲۰۸
(۲) ۳۲۰۸
(۳) ۶۴۰۴
(۴) ۶۴۰۴

-۲۸- می خواهیم جمع ۸ عدد را روی یک کامپیوچر ۸ پردازنده ای که به شکل مکعب به هم متصل هستند انجام دهیم. هر جمع زدن ns ۱ و هر انتقال داده (مثل حاصل جمع جرئی) بین پردازنده های مجاور ns ۵ طول می کشد. زمان اجرای برنامه موازی جمع این اعداد، با فرض اینکه هر عدد را روی یک پردازنده جبده شده باشد، چند نانو ثانیه طول خواهد کشید؟

- (۱) ۱۶
(۲) ۱۸
(۳) ۴۱
(۴) ۴۸

-۲۹- در اجرای چند ریسمانی همزمان (Simultaneous Multi-threading) هر دستور هر ریسمان روی هر هسته ...
۱) تا وقتی که دچار فتدان حافظه بخان (Cache miss) یا وابستگی به دستورات دیگر نشود، به صورت موازی با دیگر دستورات اجرا می شود.
۲) یک کلاک اجرا می شود و نوبت را به دیگر دستورات قابل اجرا می دهد.

- ۳) تا وقتی که وقفه ای از سیستم عامل نیاید، به کار خود ادامه می دهد.
۴) تا وقتی که هسته ای موجود باشد، اجرا می شود.

-۳۰- عدد روى پردازنده P_1 و N_2 عدد روى پردازنده P_2 قرار دارد. زمان ارتباط بین دو پردازنده برابر ۱۰۰ ns و زمان جمع زدن دو عدد روى هر پردازنده ۲ ns است. به کدام شرط (شرط) پردازش موازی زمان بهتری نسبت به جمع همه اعداد روى یک پردازنده خواهد داشت؟

$$N_1 = N_2 = 100 \quad (۱)$$

$$N_2 > 1, N_1 = N_2 + 99 \quad (۲)$$

$$N_1 = N_2 + 100, N_2 > 1 \quad (۳)$$

-۳۱- جدول زیر Reservation Table یک پایپ لاین غیر خطی با سه مرحله را نشان می دهد. چقدر است؟ Minimum Average Latency

۱	۲	۳	۴	۵	۶
X		X			
	X			X	
			X		X

- (۱) ۲.۵
(۲) ۳.۵
(۳) ۴
(۴) ۶

-۳۲- در یک پردازنده با ۸ هسته پردازشی و فرکانس کاری ۲ گیگاهرتز، ۲۰ درصد دستورات در هسته ها نیاز به ارتباط با سایر هسته ها دارند و به ازای آن دستورات، عملیات هسته مربوطه تا اجابت درخواست به مدت ۲ نانو ثانیه متوقف می شود. اگر CPI در پردازنده در حالتی که به ارتباط بین هسته ها نیاز نباشد برابر ۲/۰ باشد، CPI این پردازنده با در نظر گرفتن ارتباط بین هسته ها چه عددی خواهد بود؟

- (۱) ۱
(۲) ۲
(۳) ۳
(۴) ۶

- ۳۳- اجرای پایپ لاین پنج مرحله ای دستورات شامل واکشی دستور(IF)، رمزگشایی و بهدست آوردن عملوندها(ID)، اجرا(EX)، مراجعته به حافظه داده(DM) و ذخیره نتیجه در ثبات ها(WB) است. با فرض اینکه امکان استفاده از تکنیک روانه سازی (forwarding) وجود داشته باشد، اجرای دستورات زیر نیاز به چند عمل forwarding دارد؟

LD	X5, 20(X1)
ADD	X1, X2, X5
ST	40(X6), X1
SUB	X7, X1, X4
XOR	X8, X9, X4

۵ (۱)

۴ (۲)

۳ (۳)

۲ (۴)

- ۳۴- در یک پردازنده، حافظه نهان دستور و داده مجزا و اندازه هر کدام 16 kB است. فرض کنید زمان دسترسی به حافظه نهان (Hit time) ۱ پالس ساعت و هزینه مراجعته به حافظه اصلی در صورت نبود داده با دستور در حافظه نهان 100 پالس ساعت باشد. ترخ فقدان (miss rate) حافظه نهان دستور ۲ درصد و ترخ فقدان حافظه نهان داده یک درصد است. در یک برنامه 20 درصد از دستورات از نوع مراجعته به حافظه است. میانگین زمان دسترسی به سیستم حافظه چند پالس ساعت است؟

۳۴ (۱)

۳ (۲)

۲۸ (۳)

۲۴ (۴)

- ۳۵- مخاطرات داده ای (Data hazard) و RAW (Data hazard) به ترتیب نشانگر کدام مورد است؟


(۱) وابستگی دستور بعدی به خروجی دستور قبلی و یکسانی ورودی دستور بعدی و قبلی است.

(۲) وابستگی دستور بعدی به خروجی دستور قبلی و یکسانی مقصد دستور بعدی و قبلی است.

(۳) وابستگی دستور قبلی به خروجی دستور بعدی و یکسانی خروجی دستور بعدی است.

(۴) وابستگی دستور قبلی به نتیجه انشتاب و وابستگی دستور بعدی به دستور قبلی است.

- ۳۶- تأخیر گره ۳ در شبکه زیر، به روش Elmore چند میلی ثانیه است؟



۲۴۹ (۲)

۲۶۹ (۴)


۲۲۹ (۱)

۲۵۴ (۳)

- ۳۷- پردازنده ای را در فرایند 180° میکرومتر با ولتاژ تغذیه $1/2$ ولت در نظر بگیرید. مساحت این پردازنده 8×8 میلی مترمربع و توان مصرفی آن 2.6 میلی وات است. اگر فرایاند به 90 نانومتر با ولتاژ متبع تغذیه $1/0$ ولت مقیاس یابد، با فرض ثابت بودن حاضر های داخلی و فرکانس کلک، مساحت (بر حسب میلی مترمربع) و توان مصرفی پردازنده (بر حسب میلی وات)، به ترتیب (از راست به چپ) چقدر خواهد بود؟

- (۱) 2.5×0.2
- (۲) 5×0.2
- (۳) 5×0.4
- (۴) 2.5×0.4

- ۳۸- دو خط فلز شماره ۱ به موازات یکدیگر رسم شده اند. با فرض رها بودن (عدم وجود تحریک) خط B، نویز حاصل از تغییر ولتاژ خط A از 0 به V_{DD} بر روی خط B چند V_{DD} است؟



- (۱) $\frac{1}{5}$
- (۲) $\frac{4}{5}$
- (۳) $\frac{8}{9}$
- (۴) $\frac{8}{9}$

- ۳۹- یک توسان ساز که از N عدد گیت معکوس کننده (یا گذشتن ابعاد ممکن برای تراز بستورهایش) تشکیل شده است، سیگنال کلک با چه فرکانسی (بر حسب GHz) تولید هی کند؟ (N عددی فرد است و ضرب فناوری ۰ برابر ۱۵ ps است).

- (۱) $6N$
- (۲) $\frac{150}{2N}$
- (۳) $\frac{150}{2N}$
- (۴) $\frac{150}{4N}$

- ۴۰- یک حاضر $2\text{pF}/\mu\text{m}$ در انتهای یک سیم فلزی به طول 4 میلی متر با مقاومت واحد طول $5\Omega/\mu\text{m}^2$ و حاضر واحد طول $2\text{fF}/\mu\text{m}$ وجود دارد. این سیم و حاضر توسط یک بافر با مقاومت خروجی 100 اهم تحریک می شود. اگر مدل تأخیر سیم به صورت مدل π باشد، ثابت زمانی Elmore شارژ حاضر و سیم چند پیکو ثانیه است؟

- (۱) ۳۴
- (۲) ۳۶
- (۳) ۶۴
- (۴) ۷۶

- ۴۱- کدام عبارت در مورد تأخیر رسم چینش بر توان و انرژی مصرفی تراشه درست است؟


(۱) همزمان نمی‌توان تأخیر و توان را با هم کاهش داد.

(۲) می‌توان تأخیر، توان و انرژی را همزمان کاهش داد.

(۳) می‌توان توان مصرفی را کاهش داد اما بر انرژی تأثیر ندارد.

(۴) می‌توان تأخیر سلول‌ها را کاهش داد، اما بر مصرف انرژی تأثیر ندارد.

- ۴۲- در مدار شکل زیر، تأخیر دریافت سیگнал کلک (ساعت) در ورودی هر فلیپ‌فلاب و تأخیر بخش ترکیبی مشخص شده است. حداقل پریود کلک (ساعت) سیستم بدون درنظر گرفتن زمان بربابی (Setup time) و تأخیر فلیپ‌فلاب T_o چقدر است؟



100 - ۴ (۱)

100 + ۳ (۲)

100 + ۴ (۳)

100 + ۷ (۴)

- ۴۳- کدام ویژگی در فناوری FinFET بدتر از فناوری MOSFET است؟

(۱) جریان نشی

(۲) هزینه ساخت


(۳) اثرات کانال کوتاه

- ۴۴- یک مدار دومینو برای محاسبه $F = (A + B)(C + D)$ با بیشترین سرعت ممکن طراحی نمودایم. در این طراحی، هر ورودی قادر است حداقل 30λ عرض ترانزیستور داشته باشد و خروجی می‌تواند باری معادل 500λ عرض ترانزیستور را هدایت کند. اندازه تقریبی ترانزیستورهای NMOS و PMOS در معکوس‌کننده خروجی برای دستیابی به کمترین تأخیر (به ترتیب)، در کدام گزینه آمده است؟

(۱) معادل 11λ و معادل 28λ عرض ترانزیستور (۲) معادل 21λ و معادل 54λ عرض ترانزیستور

(۳) معادل 15λ و معادل 26λ عرض ترانزیستور (۴) معادل 22λ و معادل 28λ عرض ترانزیستور

- ۴۵- چینش زیر نشان‌دهنده کدام گیت یا عنصر الکترونیکی است؟



(۲) یک بیت حافظه استاتیک

(۱) بافر دو طبقه

(۴) نوسان‌ساز حلموی

(۳) یک بیت حافظه دینامیک